フェーズ・フロー・チャートは、プロセッサが各命令を実行する際に、 各フェーズにおいて、プロセッサの各部でどのような状態遷移が 起こるかを表にしたものである。
注：以下はいくつかの命令についての例であり、 中間報告書等では実装した命令全てをカバーできる形で記述すること。 (これをレポートにコピー＆ペーストしても、設計によっては嘘を書くことになるので、 ちゃんと自分の設計では、どのフェーズでどの動作を行うかを示すこと。)
| 命令 | P1 | P2 | P3 | P4 | P5 |
|---|---|---|---|---|---|
| HLT |
・(PC)→アドレス・バス ・PC++ ・データ・バス→IR | HALT | |||
| ADD |
・レジスタRd→AR ・レジスタRs→BR |
・ALUで(AR + BR) →DR ・条件コードを設定 | DR→レジスタRd | ||
| AND |
・ALUで(AR & BR) →DR ・条件コードを設定 | ||||
| SLL |
・レジスタRd→AR |
・ALUで(AR << IR(7:0)) 空いたビットに0を挿入 →DR ・条件コードを設定 | |||
| LD |
・レジスタRb→BR |
・ALUで(BR + 符号拡張したIR(7:0)) →DR |
・DR→アドレス・バス ・データ・バス→MDR | MDR→レジスタRa | |
| BE | PC→AR |
・条件コードZが0ならば ALUで(AR + 符号拡張したIR(7:0)) →DR | DR→PC |