PCB Designs
- CPU Board (Sch)
.........(Layout)
- CPU (Sch)
- E-Cache Controller Chip (Sch)
- E-Cache Buffer Chip (Sch)
- E-Cache Data Array (Sch)
- E-Cache Front Map (Sch)
- E-Cache Back Map (Sch)
- PLL (Sch)
- Connecter (Sch)
- Capacitors (Sch)
- Cluster Board (Sch)
.........(Layout)
- Cluster Bus (Sch)......
Chip 0 (Sch)...
Chip 1 (Sch)...
Chip 2 (Sch)...
Chip 3 (Sch)
- CPU Connecter......
CNCT 0 (Sch)...
CNCT 1 (Sch)...
CNCT 2 (Sch)...
CNCT 3 (Sch)
- MC Chip (Sch)
- MM (DRAM+SRAM) (Sch)
- MCIF (Sch)
- DSP (Sch)
......DSP_H1 PLL (Sch)
- RDTDSPIF (Sch)
......CLOCKCON (Sch)
...MBPCNCT (Sch)
- STLIF (Sch)
- MBIF (Sch)
- PLL (Sch)
......PLLE (Sch)
...PLLG (Sch)
- Elastic Barrier (Sch)
- RESET and MISC(Sch)
.......LED (Sch)
- CLOCK_BUF (Sch)
- Jtag Connector (Sch)
- Capacitors (Sch)
If you have any comments or requests, please contact
moris@lab3.kuis.kyoto-u.ac.jp