

# パイプラインステージ統合と DVSの併用による消費電力の削減

嶋田 創<sup>†</sup> 安藤 秀樹<sup>††</sup> 島田 俊夫<sup>††</sup>

近年のモバイル・プロセッサでは、低消費電力と高性能の両方が要求されている。この要求に応える手法として我々は、パイプラインステージ統合 (PSU: Pipeline Stage Unification) を提案し、現在主流の Dynamic Voltage Scaling (DVS) よりも消費エネルギーを削減可能であることを示した。しかし、DVS と PSU は排他的にしか利用できないものではなく、併用することによってさらなる消費電力の削減を達成できると考えられる。本論文では、DVS と PSU を複合し消費電力を削減するハイブリッド制御機構を提案する。この機構はシステムが要求するスループットに応じて動的に統合するステージ数とクロック周波数と電源電圧を適応させることにより、DVS と PSU それぞれを単独で用いるよりも多くの消費電力の削減を達成する。この機構を種々の目標のスループットに対して評価した結果、提案するハイブリッド制御機構は DVS 単独に対して最大 14%、PSU 単独に対して最大 28%消費電力を削減できることを示した。

## Power Consumption Reduction through Combining Pipeline Stage Unification and DVS

HAJIME SHIMADA,<sup>†</sup> HIDEKI ANDO<sup>††</sup> and TOSHIO SHIMADA<sup>††</sup>

Recent mobile processors are required to exhibit both low-power consumption and high performance. To satisfy these requirements, we proposed pipeline stage unification (PSU), and showed that it can reduce energy consumption than that of dynamic voltage scaling (DVS) which is currently employed. However, DVS and PSU are not exclusive techniques, and so further reduction of power consumption can be achieved through combining them. This paper proposes a hybrid control mechanism which combines DVS and PSU to reduce power consumption more. This mechanism adapts the number of unifying stages, clock frequency, and supply voltage according to the throughput that the system requires, and consequently it reduces power consumption more than standalone DVS and standalone PSU. We evaluated our mechanism with various target throughputs. Our evaluation results show that our mechanism reduces power consumption by a maximum of 14% compared to the standalone DVS or by a maximum of 28% compared to the standalone PSU.

### 1. はじめに


近年のモバイル・プロセッサでは、低消費電力と高性能の両方が要求されている。この要求を満たすために、現在 **DVS**(dynamic voltage scaling) と呼ばれる方式が導入されている (たとえば、Transmeta Crusoe の LongRun<sup>1)</sup>, Intel PentiumM シリーズの SpeedStep<sup>2)</sup>, AMD Turion の PowerNow<sup>3)</sup>)。DVS はバッテリー持続時間要求やプロセッサ負荷に応じて、動的にクロック周波数と電源電圧を変更するものである。バッテリー持続時間要求が強いのか、与えられた負荷が低けれ

ば、クロック周波数を低下させ、消費電力を削減する。さらに、延びたクロック・サイクル時間に信号の遅延を合わせ、電源電圧を低下させる。これにより、プログラム実行に要する消費電力を削減する。このように、DVS は消費電力を削減する有効な手法であるが、プロセス技術の進歩に応じて最大電源電圧は下げられる一方で、サブスレッショルド・リーク電流を増加させる閾値電圧の低下は得策とはいえない点や、ソフトウェアの増加という面から、最小電源電圧はそれほど下げられないことから、その有効性は減少していく。

これに対して、我々はパイプラインのステージを動的に統合するパイプラインステージ統合 (PSU: pipeline stage unification) と呼ぶ手法を提案した<sup>4)~6)</sup>。PSU では DVS と同様に、プロセッサの消費電力を削減するためにクロック周波数を低下させるが、DVS と異

<sup>†</sup> 京都大学大学院情報学研究所  
Graduate School of Informatics, Kyoto University

<sup>††</sup> 名古屋大学大学院工学研究所  
Graduate School of Engineering, Nagoya University



注：灰色の部分は動作していない部分

図 1 PSU の実装

Fig. 1 Implementation of PSU.

なり、電源電圧を低下させるのではなく、パイプライン・レジスタをバイパスさせることによって複数のパイプライン・ステージを統合する。クロック・ドライバの消費電力削減や、投機失敗に対するペナルティ削減による IPC 向上により、プロセッサの消費エネルギーが削減される。

以前の論文では、PSU と DVS それぞれを単独で用いた場合の評価を行い、ステージ統合の切り替え点となるクロック周波数(スイッチング・ポイント)において、PSU は DVS と比べ消費エネルギーをより多く削減できることを示した<sup>4)~6)</sup>。しかしながら、PSU と DVS は排他的にしか利用できないものではなく、併用することが可能である。前述した通り、DVS は将来のプロセス技術では有効性は減少していくが、その有効性がなくなることはないと考えられる。PSU だけでは、スイッチング・ポイント間ではクロック周波数の変化に比例した量でしか消費電力を削減できないが、このとき電源電圧も同時に下げれば、さらに消費電力を削減できる。そこで我々は、DVS と PSU を複合し、統合するステージ数とクロック周波数を動的に変更することによって目標とするスループットを満足しつつ、消費電力を可能なかぎり抑えるハイブリッド制御機構について提案し<sup>7),8)</sup>、それを用いた時の消費電力を DVS と比較する。

本論文の構成は以下の通りである。2 章ではこの研究のベースとなる PSU について述べる。3 章では提案する DVS と PSU を複合するハイブリッド制御機構について述べる。4 章では評価における仮定について説明し、5 章で評価結果を示す。6 章では関連文献について述べ、最後に、7 章でまとめる。

## 2. PSU の概要

図 1 に PSU に関連する信号線とパイプライン・レジスタとの結線関係を示す。説明を簡単にするために、2 ステージの統合を例としている。図 1 に示すように、

パイプライン・レジスタには、クロックの階層ネットワークの最終段のクロック・ドライバの出力が入力されている。また、PSU のための信号線として、統合信号と呼ぶ、統合を指示する信号線が追加される。

図 1 (a) はステージを統合していない状態を、図 1 (b) は統合した状態を示す。図中の黒い部分は動作部分を示し、灰色の部分は動作していない部分を示す。図 1 (a) は通常のパイプラインとして動作している状態を示しており、統合信号は 1 である。隣接する組合せ論理回路 A と B は、それらの回路の間のパイプライン・レジスタが動作しているため、異なったステージとして動作する。一方、図 1 (b) では、統合信号を 0 にすることによって組合せ論理回路 A と B の間のパイプライン・レジスタへのクロックが入力されなくなり、信号は統合信号により制御されるマルチプレクサ(図では省略)によりパイプライン・レジスタをバイパスする。この場合、2 つの組合せ論理回路は 1 つのステージとして動作する。

以上では 2 ステージ統合の場合についてのみ述べたが、統合信号を複数用意し、クロック・ドライバ停止のための信号を適切に制御することにより、さらに多くのステージを統合できるように拡張可能である。

## 3. DVS と PSU を複合するハイブリッド制御機構

この節では、DVS と PSU を複合し消費電力を削減するハイブリッド制御機構を提案する。以下の説明において、統合度とは PSU によって統合されているステージ数とする。統合度 1 は統合しないことを意味する。クロック周波数は商用のプロセッサにおける DVS と同様、あらかじめ定められた離散値のいずれかを取ることとする。目標とするスループットを  $TP_{target}$  と表し、これは OS より指示されるものとする。通常、DVS では制御は OS より下のソフトウェア・レイアで行われるが、本ハイブリッド制御機構においても同様であり、 $TP_{target}$  が指示される以外に OS との間にやりとりはない。

### 3.1 アルゴリズム

制御アルゴリズムは、基本的には、最小の電力でスループットが  $TP_{target}$  を満たすよう、定期的に、統合度、クロック周波数、電源電圧の 3 つのパラメータを調整させるものである。調整のために、サンプリング・フェーズと呼ぶ区間を設ける。このフェーズでは、設定可能な統合度の全てについて、実際に IPC を測定し、パラメータ決定に用いる。決定したパラメータで、次のサンプリング・フェーズまでプロセッサを動




図 2 制御の概略

Fig.2 Outline of control.

作させる。この期間を、実行フェーズと呼ぶ。図 2 に 2 つのフェーズが切り替わる様子を示す。

図 2 に示しているように、サンプリング・フェーズは、さらに、設定可能な統合度を変化させ、その各々における IPC を測定するサンプリング・サブフェーズよりなる。サンプリング・フェーズのある統合度  $u$  におけるサンプリング・サブフェーズにおいては、まず、測定した IPC より、 $TP_{target}$  を満たす最小のクロック周波数  $f_u$  を求める。次に、実行開始から現在までのスループット  $TP_{current}$  を計算し、 $TP_{target}$  との誤差を計算する。その量に応じて、次の実行フェーズにおいて誤差を縮められるよう、クロック周波数  $f_u$  を調整する。 $u$  と  $f_u$  の組に対応する最小の電源電圧  $V_u$  を求め、 $\{u, f_u, V_u\}$  を統合度  $u$  における最適なパラメータとする。

全てのサンプリング・サブフェーズが終了したなら、各パラメータにおけるプロセッサの消費電力を推定し、それが最小となるパラメータを次の実行フェーズのパラメータ  $\{U, f_U, V_U\}$  として採用し、次の実行フェーズに入る。

与えられたプロセッサに対し、統合度とクロック周波数が定まれば、そのパラメータでプロセッサが正しく動作するための最小の電源電圧は一意に定まる (4.3 節で述べる)。したがって、サンプリング・フェーズで実際に求める必要があるのは、統合度とクロック周波数だけである。

アルゴリズムの詳細を説明する前に、準備として、スループットの計算について説明する。一般にスループット  $TP$  は、単位時間あたりの実行命令数で定義され、以下の式で定義される：

$$TP = \frac{total\_insts}{total\_time} \quad (1)$$

$$= IPC \times f \quad (2)$$

ここで、 $f$  はクロック周波数、 $total\_insts$  はプログラムの実行開始からスループット計算時までの総実行命令数、 $total\_time$  はプログラムの実行開始からスループット計算時までの総実行時間である。

以下、アルゴリズムの説明のために、実行フェーズ、

および、サンプリング・フェーズに実行順に番号を付ける。この番号は、実行フェーズ、および、サンプリング・フェーズ各々に独立してつけることとする。よって、各フェーズと番号の出現順は、「実行フェーズ 1, サンプリング・フェーズ 1, 実行フェーズ 2, サンプリング・フェーズ 2, ...」のようになる。

アルゴリズムは以下の通りである：

- (1) 求めるパラメータ { 統合度, クロック周波数, 電源電圧 } と  $TP_{current}$  を、それぞれ、 $\{1, f_{1max}, V_{1max}\}$ , 0 に初期化する。ここで、 $f_{1max}$ ,  $V_{1max}$  はそれぞれ、統合度 1 におけるクロック周波数と電源電圧の可動範囲における最大値である。
- (2) サンプリング・フェーズ ( $i$ ) に入ったら、次の実行フェーズにおけるパラメータ候補集合  $CAND$  を空に初期化する。
- (3) 各サンプリング・サブフェーズでは、クロック周波数を各統合度  $u$  における可動範囲の最大値とし、実行命令数  $insts$  およびクロック・サイクル数  $cycles$  を計測する。サンプリング・サブフェーズ終了時には、以下のようにして、各サンプリング・サブフェーズにおける統合度  $u$  におけるパラメータ  $\{u, f_u, V_u\}$  を求める。
  - (a)  $TP_{current}$  を式 (1) を用いて更新する。
  - (b) 統合度  $u$  における IPC,  $IPC_u$  を以下の式で求める。

$$IPC_u = \frac{insts}{cycles} \quad (3)$$

- (c)  $TP_{target}$  を満たす最小のクロック周波数  $f_u$  を、得られた  $IPC_u$  を式 (2) に代入して求める。ただし、 $f_u > f_{umax}$  ならば  $f_u = f_{umax}$ ,  $f_u < f_{umin}$  ならば  $f_u = f_{umin}$  とする。ここで、 $f_{umax}$  は統合度  $u$  におけるクロック周波数の可動範囲における最大値、 $f_{umin}$  は統合度  $u$  におけるクロック周波数の可動範囲における最小値である。
- (d)  $TP_{target}$  と  $TP_{current}$  との誤差  $error$  を以下の式で計算する：

$$error = \frac{TP_{current}}{TP_{target}} - 1 \quad (4)$$

次の実行フェーズで  $error$  がより小さくなるように、(c) で得られた  $f_u$  を修正する。ここで、 $f_u$  は離散値であるため、その離散値のステップにしたがって修正する。この時、修正の最大ステップ数は、あらかじめ  $k_{max}$  と定めておく。

具体的には、 $error$  の絶対値が、あらかじめ定めた誤差範囲  $E$  に対し、以下の式を満たす最大の非負の整数  $k(\leq k_{max})$  を見つけ、 $f_u$  を  $k$  ステップだけ増減させる。

$$|error| > k \times E \quad (5)$$

$error$  が非負ならば減少させ、負ならば増加させる。ただし、 $f_u > f_{umax}$  ならば  $f_u$  を  $f_{umax}$ 、 $f_u < f_{umin}$  ならば  $f_u$  を  $f_{umin}$  とする。

- (e)  $u, f_u$  でインデクスされる表を引いて  $V_u$  を求め、 $CAND$  に  $\{u, f_u, V_u\}$  を加える。
- (f) 全ての統合度のサンプリングが終わっていないければ、まだサンプリングが終わっていない統合度を選択し、サンプリング・サブフェーズに入る。この場合、アルゴリズムは (3) の最初に戻る。
- (4)  $CAND$  に含まれる各パラメータ候補の消費電力を求め、最も消費電力が小さい候補の  $\{u, f_u, V_u\}$  を次の実行フェーズのパラメータ  $\{U(i+1), f_{U(i+1)}, V_{U(i+1)}\}$  とする。ただし、 $TP_{target}$  を達成することを重視し、 $error$  が負かつ  $|error| > k_{max} \times E$  であれば、 $TP_{current}$  が  $TP_{target}$  を大幅に下回っているとして、スループットが最大になるよう、統合度 1、クロック周波数 100% で動作させる。

以上では、説明を容易にするために、サンプリング・フェーズでは、可能な全ての統合度について IPC の測定を行うと述べたが、実際には、実行フェーズでも IPC の測定を行い、その統合度における最適なクロック周波数と電源電圧を、サンプリング・サブフェーズでの方法と同じ方法で求める。これにより、サンプリング・フェーズでは、実行フェーズで設定されていた統合度以外の場合でのサンプリングのみを行えば良く、サンプリング・フェーズ時間を短縮できる。

### 3.2 実装

3.1 節のアルゴリズムはソフトウェアで実装するが、その際に 3 つの方法が考えられる。1 つ目の方法は、そのソフトウェアの実行を別スレッドとし、必要に応じて切り替える方法である。この方法は、OS を介したスレッド切り替えを要し、その時間オーバーヘッドが問題となる。2 つ目の方法は、同じく別スレッドとするが、SMT(Simultaneous Multi-Threading) でプログラムの実行と同時に実行するものである。この方法

は、アルゴリズムのスレッドは、常に「起きている」ので、スレッド切り替えのオーバーヘッドはないが、プロセッサを SMT に対応させなければならず、プロセッサが複雑化したり、面積が増大する(文献 9)によれば 5%) という問題がある。3 つ目の方法は、アルゴリズムを実行する専用の RISC コアを備えることである。この方法は、先の 2 つの方法のような欠点はないが、RISC コアの面積コストが問題となる。しかし、このコストは以下に述べるように十分小さく問題ない。

例えば MIPS 4KE を搭載した場合について検討する。文献 10) によれば、MIPS 4KE コアのサイズは 130nm のプロセス技術で  $1.2 \sim 1.5 \text{mm}^2$  である。上記のコアは、アルゴリズムの実行に必要な浮動小数点ユニットを含まないので、これを追加しなくてはならない。文献 11) によれば、この面積は 130nm のプロセス技術で  $1.8 \text{mm}^2$  である。これらを 90nm のプロセス技術にシユリンクすると、約  $1.4 \sim 1.6 \text{mm}^2$  となる。これを 90nm のプロセス技術で  $100 \text{mm}^2$  前後の PC 用モバイル・プロセッサに搭載すると考えると、その面積オーバーヘッドは 2% 程度となると言える。このオーバーヘッドは十分許容できるものとする。

なお、RISC コアはメインのプロセッサとは独立しており、アルゴリズムのソフトウェアは、RISC コアの命令として専用の ROM に埋め込まれる。また、アルゴリズムの実行のために以下のカウンタ/レジスタが追加される。

- (1)  $total\_insts$  を記憶するレジスタ
- (2)  $total\_time$  を記憶するレジスタ
- (3)  $insts$  を数えるカウンタ
- (4)  $cycles$  を数えるカウンタ

これらのカウンタ/レジスタは RISC コアの近傍に配置され、(3)(4) のカウンタは毎サイクル、メイン・プロセッサによって更新される。メイン・プロセッサからカウンタまでは距離が遠く、1 サイクルでカウンタを更新できない懸念があるが、これはパイプライン化すれば問題ない。(1)(2) のレジスタについては、(3)(4) のカウンタの値を用いて、毎サンプリング・サブフェーズの開始時に RISC コアにより計算され更新される。

## 4. 評価環境

### 4.1 シミュレーション環境

SimpleScalar Tool Set<sup>12)</sup> 中の out-of-order 実行シミュレータをベースに提案するハイブリッド制御機構を組み込み、測定を行なった。命令セットは Sim-




図 3 仮定した PSU のパイプライン

Fig. 3 Assumed PSU pipeline.

表 1 ベンチマーク  
Table 1 Benchmark.

ベンチマーク	入力
bzip2	train/input.compressed
gcc	train/cp-decl.i
gzip	train/input.combined
mcf	ref/inp.in
parser	train/train.in
perlbmk	train/scrabbl.in
vortex	train/lendian.raw
vpr	train/route.in

pleScalar PISA である。表 1 に示すように、ベンチマーク・プログラムとして、SPECint2000 の 8 本を用いた。ベンチマーク・プログラムのバイナリは gcc ver.2.7.2.3 を使い、-O6 -funroll-loops のオプションでコンパイルし作成した。入力は train 入力もしくは ref 入力を用い、最初の 1G 命令をスキップした後、1.5G 命令を測定に用いた。

表 2 に、シミュレーションにおいて仮定したプロセッサの構成を示す。パイプラインの段数は 20 段と仮定した。

#### 4.2 パイプラインの仮定

本評価では、統合度 1, 2, 4 の 3 種を仮定する。図 3 に統合度 1, 2, 4 のパイプラインを示す。図 3 (a) に示すように、評価においては、180nm の Pentium 4<sup>13)</sup> のパイプラインとほぼ等しいパイプラインをベースとした。図中の各ステージの動作については、以下のと

表 2 プロセッサの構成  
Table 2 Processor configuration.

プロセッサ ・コア	発行幅 8, RUU 64 エントリ, LSQ 32 エントリ, int ALU 8, int mult/div 4, fp ALU 8, fp mult/div 4, メモリ・ポート 8
分岐予測	PHT 8K エントリ/ 履歴長 6 の gshare, BTB 2K エントリ, RAS 16 エントリ
L1 命令キャッシュ L1 データ・キャッシュ L2 キャッシュ	64KB/32B ライン/1-way 64KB/32B ライン/1-way 2MB/64B ライン/4-way
メモリ	初期参照 64 サイクル, 転送間隔 2 サイクル
TLB	命令 16 エントリ, データ 32 エントリ, ミス・レイテンシ 128 サイクル

おりである。

- NextPC : 分岐予測による次の PC の決定
- Fetch : 命令キャッシュからの命令フェッチ
- Drive1 : フェッチした命令のデコーダへの転送
- Alloc : RUU (Register Update Unit), LSQ (Load/Store Queue) の割当て
- Rename : レジスタ・リネーミング
- Queue : RUU への書き込み
- Schedule : 命令スケジューリング
- Dispatch : RUU からの発行
- Register : レジスタ読み出し

表 3 統合度と最大クロック周波数, 実行レイテンシ, キャッシュ・ヒット・レイテンシ, 分岐予測ミス・ペナルティの関係

Table 3 Assumptions of execution latencies, cache hit latencies, and branch misprediction penalty in PSU processor.

統合度		1	2	4
最大クロック周波数		100%	50%	25%
実行 レイテンシ	int mult	3	2	1
	fp ALU	2	1	1
	fp mult	4	2	1
キャッシュ・ヒット レイテンシ	L1	4	2	1
	L2	16	8	4
分岐予測ミス・ペナルティ		20	10	5

- Exec : 実行
- Flags : フラグの書き込み
- BrnChk : 分岐命令の実行結果と分岐予測の比較
- Drive2 : 分岐予測の結果のフロントエンドへの転送
- Cache : データ・キャッシュ・アクセス
- Writeback : ライトバック
- Commit : コミット

表 3 に, これらのパイプラインにおける最大のクロック周波数, 命令の実行レイテンシ, 分岐予測ミス・ペナルティ, キャッシュ・ヒット・レイテンシを示す。なお, int/fp div と sqrt については, 同一資源を繰り返し使用し完全なパイプライン化はされておらず, ステージの統合はできないと仮定した。レイテンシはそれぞれ, 20, 12, 24 サイクルとした。

#### 4.3 電源電圧とクロック周波数の関係

クロック周波数は 5% きざみで全 20 段階の中から選択されるとした。各統合度における電源電圧とクロック周波数の関係は, 90nm のプロセス技術で製造されている Intel Pentium M Model 755<sup>14)</sup> を基に定めた。まず, 統合度  $U$  が 1 の場合について説明する。クロック周波数が 100%~30% の場合の電源電圧は PentiumM Model 755 の値を用いた。同プロセッサの最小クロック周波数である 30% より下のクロック周波数の場合は, 同プロセッサの最小電源電圧である 0.988V より低下させることができないと仮定した。これは, トランジスタの閾値電圧, ソフト・エラー, ノイズ・マージン等から, 同プロセッサにおいて, 電源電圧を下げるのが困難であるため実現されていないと推測したからである。

$U$  が 2 以上の場合については, 次の式で統合度が 1 の時の電圧より求めた。

$$V(U, f) = V(1, U \times f) \quad (6)$$

ここで,  $V(U, f)$  は統合度  $U$ , クロック周波数  $f$  のときの電源電圧である。これは次のようにして求めるこ

とができる。統合度 1, 電源電圧  $V$  での最大のクロック周波数を  $f$  とすると, 統合度を  $U (> 1)$  とした場合, 同じ電源電圧  $V$  での最大クロック周波数は  $f/U$  に落ちる。つまり,

$$V\left(U, \frac{f}{U}\right) = V(1, f) \quad (7)$$

である。これより, 式 (6) が求まる。

以上のようにして求めた電源電圧とクロック周波数の関係を表 4 に示す。なお, どの統合度においても電源電圧は 0.988V を下限とした。

#### 4.4 消費電力の計算方法

DVS の消費電力は, アクティビティ・ファクタを  $a$ , スイッチするノードの全容量を  $C$ , クロック周波数を  $f$ , 電源電圧を  $V$ , リーク電流を  $I_{leak}$  とすると, 動的消費電力  $P_{DVSdynamic}$  と静的消費電力  $P_{DVSstatic}$  の和であり, 以下の式で表される:

$$P_{DVS} = P_{DVSdynamic} + P_{DVSstatic} \quad (8)$$

$$P_{DVSdynamic} = a \times C \times f \times V^2 \quad (9)$$

$$P_{DVSstatic} = I_{leak} \times V \quad (10)$$

ここで, 最大電源電圧  $V_{max}$ , 最大クロック周波数  $f_{max}$  の時の静的消費電力の最大値  $P_{DVSstatic,max}$  の動的消費電力の最大値  $P_{DVSdynamic,max}$  に対する割合を  $s$  とする。すなわち,

$$P_{DVSstatic,max} = P_{DVSdynamic,max} \times s \quad (11)$$

$I_{leak}$  は, 5 節の評価における電源電圧の範囲において, 電源電圧に関わらず一定と仮定すると (この仮定の妥当性については付録 A.2 節を参照), 式 (10) より,  $P_{DVSstatic}$  は電源電圧に比例するので,

$$P_{DVSstatic} = P_{DVSstatic,max} \times \frac{V}{V_{max}} \quad (12)$$

と書くことができる。式 (9), (11) を (12) に代入すると,

$$P_{DVSstatic} = a \times C \times f_{max} \times s \times V_{max} \times V \quad (13)$$

となる。

評価においては,  $s$  を 0.11 (静的消費電力がプロセッサの全消費電力の約 10% を占める) と仮定した。これは, 最近のプロセス技術によるプロセッサの代表的な値である<sup>15)</sup>。静的消費電力削減にあまり注力されていなかった数年前のプロセス技術では,  $s$  は約 0.43~0.67 程度 (静的消費電力がプロセッサの全消費電力の約 30~40% を占める) であったが<sup>16)</sup>, 最近では改良がなされ<sup>17)</sup>, 0.11 程度となっている。

PSU の消費電力  $P_{PSU}$  は, 動的消費電力  $P_{PSUdynamic}$  と静的消費電力  $P_{PSUstatic}$  の和であり, 以下の式で表される:

$$P_{PSU} = P_{PSUdynamic} + P_{PSUstatic} \quad (14)$$

$$P_{PSUdynamic} = P_{DVSdynamic} \times \left(1 - \frac{U-1}{U} \times m \times k\right) \quad (15)$$

$$P_{PSUstatic} = P_{DVSstatic} - P_{PRstatic} \times \frac{U-1}{U} \quad (16)$$

ここで、 $m$  はプロセッサの全動的消費電力に対するクロック・ネットワークの動的消費電力の割合、 $k$  はパイプライン・レジスタを駆動するクロック・ネットワークの最終段のクロック・ドライバの動的消費電力がクロック・ネットワークの全動的消費電力に占める割合、 $P_{PRstatic}$  はパイプライン・レジスタの静的消費電力である。

PSU の動的消費電力は、パイプライン・ステージ統合によるパイプライン・レジスタへのクロック分配が抑制されることにより削減される。統合度  $U$  では、全パイプライン・レジスタの  $(U-1)/U$  へのクロック分配が抑制される。全パイプライン・レジスタへのクロック分配に要する最終段クロック・ドライバの動的消費電力は、 $P_{DVSdynamic} \times m \times k$  であるから、これに  $(U-1)/U$  を乗じた値が削減される動的消費電力である。

PSU の静的消費電力は、パイプライン・ステージの統合時、バイパスされるパイプライン・レジスタをパワー・ゲーティングすることにより削減される。したがって、統合度  $U$  のとき、パイプライン・レジスタが消費する静的消費電力  $P_{PRstatic}$  に  $(U-1)/U$  を乗じた値が削減される。

評価においては、 $m$  は文献 5), 6) と同様に 30% と仮定した。この値は、文献 18)~21) から得た商用プロセッサの  $m$  の値 (18%~40%) のほぼ中央値である。また、 $k$  は参考文献 19) に示されている 130nm の Intel Itanium 2 の値より、88% を仮定した。 $m, k$  の値は用いるプロセッサ・アーキテクチャ、半導体テクノロジー、クロック・ネットワークへの工夫により大きく変動する。また、今回は  $P_{PRstatic}$  は保守的に 0 と仮定した。つまり、PSU によるパイプライン・レジスタのパワー・ゲーティングの効果は計算に反映させず、PSU には不利となるよう仮定した。

なお、消費電力の評価では、クロック周波数 100%、最大電源電圧での消費電力で正規化した値を用いた。このため、 $a$  と  $C$  は正規化のための除算によって消去され、これらの値は評価に関係ない。

## 5. 評価結果

評価は、統合度 1 のプロセッサがクロック周波数

表 4 電源電圧とクロック周波数の関係

Table 4 Relationship between supply voltage and clock frequency.

クロック周波数	統合度 1	統合度 2	統合度 4
100%	1.340V	—	—
95%	1.316V	—	—
90%	1.292V	—	—
85%	1.268V	—	—
80%	1.244V	—	—
75%	1.220V	—	—
70%	1.196V	—	—
65%	1.172V	—	—
60%	1.148V	—	—
55%	1.124V	—	—
50%	1.100V	1.340V	—
45%	1.076V	1.292V	—
40%	1.052V	1.244V	—
35%	1.020V	1.196V	—
30%	0.988V	1.148V	—
25%	0.988V	1.100V	1.340V
20%	0.988V	1.052V	1.244V
15%	0.988V	0.988V	1.148V
10%	0.988V	0.988V	1.052V
5%	0.988V	0.988V	0.988V

表 5 統合度 1, クロック周波数 100%での IPC

Table 5 IPC in unification degree 1 and 100% clock frequency.

ベンチマーク	IPC
bzip2	2.67
gcc	1.39
gzip	1.25
mcf	0.32
parser	1.03
perlbmk	1.06
vortex	2.29
vpr	0.97

100%で動作する時のスループットを測定し、そのスループットの 10%~100%を 10%刻みで  $TP_{target}$  として指定して行った。表 5 に  $TP_{target}$  の計算に用いた IPC を示す。

後に 5.4 節で述べるが、アルゴリズムの実行によるオーバヘッドは非常に小さいため、この節の評価において、これを含めていない。

### 5.1 消費電力の削減

提案するハイブリッド制御機構を用いた場合と DVS の消費電力を比較する。測定したハイブリッド制御機構のパラメータを以下のようにした。

- 最大クロック周波数：2GHz
- 実行フェーズ：2ms
- サンプリング・サブフェーズ：20 $\mu$ s
- 誤差範囲  $E$ ：0.005
- $k_{max}$ ：2




図4 ハイブリッド制御機構, DVS, PSUの消費電力

Fig. 4 Power consumption of hybrid control mechanism, DVS, and PSU.

これらの値は、予備評価によって決定した。

図4にハイブリッド制御機構, DVS, PSUの場合の消費電力を示す。図の横軸は  $TP_{target}$  を示し、縦軸は100%のスループットの時の消費電力で正規化した消費電力を示している。4本の折れ線グラフは、現実のDVS, 理想のDVS, PSU単独, ハイブリッド制御機構の、各  $TP_{target}$  における消費電力のベンチマーク平均である。現実のDVSの消費電力とは、統合度1において、3.1節で述べたアルゴリズムで動的にクロック周波数と電源電圧を変更した場合の消費電力である。理想のDVSの消費電力とは、プログラムの実行を通してのIPCがあらかじめ分かっており、その情報を用いた場合の消費電力である。この場合、全実行を通してのIPCと  $TP_{target}$  を式(1)に代入して、 $TP_{target}$  を満たす最小のクロック周波数を求め、そのクロック周波数のみを用いて実行する。DVSにおいて、上記のような実行が最も消費電力を小さくすることは、参考文献22)に示されている。また、PSU単独とは、スイッチング・ポイント間のクロック周波数を選択した場合においても、電源電圧を変更しないものである。

図4より、100%の  $TP_{target}$  の場合を除いて、ハイブリッド制御機構は他の3つの手法よりも消費電力を削減できることがわかる。100%の  $TP_{target}$  では現実のDVSよりも消費電力が大きい。これは、後に5.3節で示すように、100%の  $TP_{target}$  において、現実のDVSはハイブリッド制御機構よりも最終的なスループットが低く、その分だけ消費電力が低くなっているからである。また、同じ理由で、理想のDVSが達成した最終的なスループットは  $TP_{target}$  を満たしているのに対し、その他の3つは満たしていないため、理想のDVSは90%, 100%の  $TP_{target}$  において、他の




図5 DVS, PSUに対するハイブリッド制御機構の消費電力削減率  
Fig. 5 Power consumption reduction ratio of hybrid control mechanism compared to DVS and PSU.

3つの手法より多く電力を消費している。


ハイブリッド制御機構の他の3手法に対する消費電力削減率を図5に示す。概して、 $TP_{target}$  が小さい部分でハイブリッド制御機構が消費電力を大きく削減している。これは、低い  $TP_{target}$  の方がより大きな統合度を利用できる局面が多いからである。また、 $TP_{target}$  が大きい部分では、統合度1で動作する局面が増えるためにDVSとの差が少なくなる。また、 $TP_{target}$  が小さい部分でPSU単独に対する削減率が非常に大きくなるのは、図4からも見て取れるように、小さい  $TP_{target}$  では、PSUの消費電力が大きいからである。この理由は、今回の評価ではPSUには静的消費電力削減能力がないとしたため、 $TP_{target}$  が小さい部分では静的消費電力によって消費電力の下限が抑えられているためである。

ハイブリッド制御機構のDVSに対する消費電力削減率は、 $TP_{target}=20\%$ 時において最大を示し、理想のDVSに対して11%, 現実のDVSに対して14%と大きな削減率を達成した。また、PSU単独に対する消費電力削減率は、 $TP_{target}=10\%$ 時において最大を示し、その大きさは28%であった。

## 5.2 選択されたクロック周波数の内訳

5.1節の測定において、現実のDVS, PSU単独, ハイブリッド制御機構の動作時に選択されたクロック周波数の分布を調べた。図6に、 $TP_{target}$  をそれぞれ80%, 60%, 40%, 20%に指定した時の分布を示す。図の横軸はクロック周波数であり、縦軸は選択されたクロック周波数の割合である。

図より、現実のDVSではそれぞれの  $TP_{target}$  に等しいクロック周波数を中心に選択されていることが分かる。一方、ハイブリッド制御機構ではPSUを多用するために、より低いクロック周波数が選択されて


図 6 種々の  $TP_{target}$  に対する選択されたクロック周波数の分布Fig. 6 Distribution of selected clock frequencies for various  $TP_{target}$ .

いることが分かる。特に、図 6(d) のように  $TP_{target}$  が低い場合は、より高い統合度を利用することができるため、この傾向が大きい。逆に、図 6(a) のように  $TP_{target}$  が高い場合は、PSU を適用できない局面が多いため、現実の DVS に近い分布となっている。これより、ハイブリッド制御機構が DVS に比べて大きく消費電力を削減できる理由は、積極的に PSU を用いているためであることが分かる。なお、PSU 単独はハイブリッド制御機構とほぼ同じ形の分布となっている。

### 5.3 $TP_{target}$ の達成率

ハイブリッド制御機構のアルゴリズムは、定期的にスループットを調整するものなので、最終的なスループットが  $TP_{target}$  を下まわる可能性がある。図 7 に  $TP_{target}$  に対する達成率のベンチマーク平均を示す。 $TP_{target}$  達成率は、実行終了時のスループットを  $TP_{target}$  で割ったものである。

図 7 より、ハイブリッド制御機構は  $TP_{target}=90\%$  時に約  $1\%TP_{target}$  を下回り、 $TP_{target}=100\%$  時には  $3\%$  ほど下回る結果となった以外は、 $TP_{target}$  を達成できている。なお、高い  $TP_{target}$  において、 $TP_{target}$  を

図 7  $TP_{target}$  達成率Fig. 7 Achievement rate of  $TP_{target}$ .

達成できないことが問題な状況においては、 $TP_{target}$  をやや高めに設定することにより、達成率を  $100\%$  以上にすることができる。

### 5.4 アルゴリズムの実行時間の評価

3.1 節で示したアルゴリズムを C 言語で記述し、4.1 節のベンチマーク・プログラムのコンパイル条件と同じ条件でコンパイルし、得られたアセンブリ・コード

より、アルゴリズムの実行サイクル数を評価した。また、得られた実行サイクル数より、アルゴリズムの実行時間を評価した。

アルゴリズムを実行する RISC コアを MIPS 4KE とし、以下の条件で評価した。

- 1 命令イン・オーダ発行の 5 段パイプラインで実行される。
- 分岐予測はなく、条件分岐命令がフェッチされた場合、実行完了までパイプラインはストールする。
- クロック周波数は 400MHz とする。これは、参考文献 10) に示されている、130nm における MIPS 4KE コアの動作周波数 340MHz をベースとし、90nm にシュリンクして約 1.2 倍になったものとした。

RISC コアのクロック周波数は 400MHz と、メイン・プロセッサの 2GHz のちょうど 1/5 を仮定している。よって、互いに同期してカウンタを更新／参照できる。

得られた実行サイクル数は以下の通りである。なお、3.1 節の箇条書きのアルゴリズムの (1)(2) には計算が存在しないため、評価からは省いてある。

- (1) 各サンプリング・サブフェーズ終了後の  $(u, f_u, V_u)$  の計算 (アルゴリズムの (3)) : 144 サイクル
- (2) 次の実行フェーズのパラメータの決定 (アルゴリズムの (4)) : 66 サイクル

4 節の評価条件と同様に 3 種類の統合度を利用することを仮定した場合、1 組のサンプリング・フェーズと実行フェーズの実行においては、アルゴリズムの (3) が 3 回、(4) が 1 回実行されることになる。よって、この 1 組の実行において、アルゴリズムの実行サイクル数は 498 サイクルとなる。これを実行時間に換算すると 1245ns となり、これは、実行フェーズの時間の約 0.06% でしかない。アルゴリズム計算用コアは、アルゴリズムの実行を行う時以外は停止するため、上記の実行時間しか電力を消費しない。よって、アルゴリズムの実行による消費電力の増加は、問題にならないほど小さいと言える。

### 5.5 アルゴリズムの実行時のオーバーヘッド

本ハイブリッド制御機構では、DVS と PSU のモード切り替えのオーバーヘッドを被る。本評価では、これを考慮に入れなかったが、それはこのオーバーヘッドが評価結果にほとんど影響を与えないためである。以下これを説明する。

一般に、DVS におけるモード切り替え (クロック周波数と電源電圧の変更) にはいくらかのオーバーヘッドを被る。たとえば、Enhanced Intel Speed Step<sup>23)</sup>

では、10 $\mu$ s の間プロセッサを停止させなければならない。

PSU のモード切り替えのオーバーヘッドは、DVS と同じくクロック周波数変更のための時間の他に、統合信号の変更がプロセッサ全体に行き渡るまでのサイクル数である。後者は、多くとも 1000 サイクルは越えないと容易に推測できるが、5.1 節の評価パラメータでは、この場合、0.5 $\mu$ s となる。これは、クロック周波数変更のオーバーヘッドに比べて極めて小さいので、PSU のモード切り替えのオーバーヘッドとしては、クロック周波数変更についてのみ考えれば良いことがわかる。つまり、高々 DVS のモード切り替えと同じだけのオーバーヘッドがかかるといえる。

本ハイブリッド制御機構では、サンプリング・フェーズ開始時と終了時、および、各サンプリング・サブフェーズ間に、PSU、DVS のモード切り替えのオーバーヘッドを被る。今回の評価では 3 種類の統合度を仮定したので、1 回のサンプリング・フェーズで 3 回のモード切り替えが生じる。1 回のモード切り替えのオーバーヘッドを 10 $\mu$ s とすると、1 回のサンプリング・フェーズにおけるオーバーヘッドは、合計で 30 $\mu$ s となる。一方、本ハイブリッド制御機構の 1 フェーズ周期は、サンプリング・フェーズと実行フェーズからなり、オーバーヘッドの重みは、この 1 フェーズ周期に対して判断されなければならない。今回の評価では、実行フェーズを 2ms、サンプリング・フェーズを 40 $\mu$ s (20 $\mu$ s のサンプリング・サブフェーズが 2 回<sup>\*</sup>) としたので、1 フェーズ周期に対するオーバーヘッドの割合は、わずか 1.5% でしかない。よって、オーバーヘッドが本研究で行った評価に与える影響は極めて小さい。

## 6. 関連研究

パイプラインの長さを変動的に変更する他の研究として、Koppanalil らは、我々に遅れてではあるが、Dynamic Pipeline Scaling (DPS) と呼ぶ方式を提案した<sup>24)</sup>。この他、Ehthymiou らは、非同期プロセッサにおける方式を提案した<sup>25)</sup>。

動的にパイプラインのリソースを変更して消費電力を削減する研究には以下のものがある。Albonesi は、動的に命令ウィンドウやキャッシュのサイズとクロック周波数を変更し、実行時間を削減する方法を提案した<sup>26)</sup>。一般に、資源サイズと実現可能なクロック周波数は、トレードオフの関係にある。このトレードオフ

<sup>\*</sup> 3.1 節の最後の段落で述べたように、前の実行フェーズでもサンプリングを行うために、サンプリング・サブフェーズの回数は、用いる統合度の数より 1 回分少なくなる。

の最適点を求め、プログラムの実行時間を削減する。Bahar らは、プログラムの実行中に同時発行命令数が大きく変化することに着目し、必要に応じて動的に命令発行論理と機能ユニットの一部を停止させ、消費電力を削減することを提案した<sup>27)</sup>。Manne らは分岐予測ミスしたパスからフェッチした命令を減らして消費電力を削減することを提案した<sup>28)</sup>。具体的には、分岐予測の信頼性が低い分岐命令が連続してフェッチされた場合、その後の命令のフェッチを停止することにより、分岐予測ミスしたパスからフェッチする命令数を削減する。Canal らは、データ、アドレス、命令をある特別のエンコーディングによって圧縮し、パイプラインの活動量を減少させ、消費電力を削減する方法を提案した<sup>29)</sup>。

DVS に関する研究としては、様々な DVS のアルゴリズムを評価したもの<sup>30)</sup> や、リアルタイム・システムにおける DVS のスケジューリングについて提案を行なっているもの<sup>31)</sup> がある。また、DVS を発展させたものとして、プロセッサをいくつかの領域に区切り、領域ごとに異なる電源電圧とクロック周波数で動作させる Multiple Clock Domain アーキテクチャ<sup>32),33)</sup> がある。

## 7. ま と め

本論文では、消費電力削減手法である PSU と DVS を複合するハイブリッド制御機構を提案し、その機構によって削減される消費電力を、現在主流の消費電力削減手法である DVS、および、以前に提案した PSU と比較した。提案するハイブリッド制御機構は、定期的に IPC をサンプリングし、次の期間の統合度とクロック周波数と電源電圧を決定し、目標とするスループットに適応しつつ、電力を削減するものである。

評価の結果、提案するハイブリッド制御機構を用いることにより、最大スループットの 10% から 100% の目標スループットにおいて、DVS のみ、および、PSU のみの場合よりも消費電力を大きく削減できることを示した。消費電力削減率の最大は、理想な DVS に対して 11%、現実の DVS に対して 14%、PSU 単独に対して 28% であった。

## 参 考 文 献

- 1) Laird, D.: *Crusoe Processor Products and Technology*, Transmeta Corporation (2000).
- 2) Intel Corporation: *Intel Pentium M Processor on 90nm Process with 2MB L2 Cache Datasheet* (2006).
- 3) Advanced Micro Devices, Inc.: *AMD Athlon64 Processor Power and Thermal Data Sheet* (2006).
- 4) 嶋田創, 安藤秀樹, 島田俊夫: 低消費電力化のための可変パイプライン, 情報処理学会研究報告, Vol. 2001-ARC-145, pp. 57-62 (2001).
- 5) 嶋田創, 安藤秀樹, 島田俊夫: パイプラインステージ統合: 将来のモバイルプロセッサのための消費エネルギー削減技術, 先進的計算基盤システムシンポジウム SACSYS2003, pp. 283-290 (2003).
- 6) Shimada, H., Ando, H. and Shimada, T.: Pipeline Stage Unification: A Low-Energy Consumption Technique for Future Mobile Processors, *Proc. of the Int. Symp. on Low Power Electronics and Design 2003*, pp. 326-329 (2003).
- 7) 嶋田創, 安藤秀樹, 島田俊夫: パイプラインステージ統合とダイナミック・ボルテージ・スケーリングを併用したハイブリッド消費電力削減機構, 先進的計算基盤システムシンポジウム SACSYS2004, pp. 11-18 (2004).
- 8) Shimada, H., Ando, H. and Shimada, T.: Hybrid Power Reduction Scheme Using Pipeline Stage Unification and Dynamic Voltage Scaling, *9th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips IX)*, pp. 201-214 (2006).
- 9) Marr, D. T., Binns, F., Hill, D. L., Hinton, G., Koufaty, D. A., Miller, J. A. and Upton, M.: Hyper-Threading Technology Architecture and Microarchitecture, *Intel Technology Journal*, Vol. 6, pp. 1-12 (2002).
- 10) Snyder, C. D.: MIPS SoCs it to EPF 2001, *Microprocessor Report 2001/8/20*, Vol. 34, Archive 1, pp. 1-3 (2001).
- 11) Halfhill, T. R.: MIPS 24KE: Better Late Than Never, *Microprocessor Report 2005/5/31*, Vol.34, Archive 1, pp. 7-9 (2005).
- 12) Burger, D. and Austin, T. M.: The SimpleScalar Tool Set, Version 2.0, Technical Report CS-TR-97-1342, University of Wisconsin-Madison Computer Sciences Dept. (1997).
- 13) Glaskowsky, P. N.: Pentium 4 (Partially) Previewed, *Microprocessor Report*, Vol.14, Archive 8, pp. 1-4 (2000).
- 14) Intel Corporation: *Intel Pentium M Processor Datasheet* (2004).
- 15) Hart, J., Choe, S. Y., Cheng, L., Chou, C., Dixit, A., Ho, K., Hsu, J., Lee, K. and Wu, J.: Implementation of a 4th-Generation 1.8GHz Dual-Core SPARC V9 Microprocessor, *2005 IEEE Int. Solid-State Circuits Conf. Digest of Technical Papers*, pp. 186-187 (2005).
- 16) 大石基之, 進藤智則, 堀切近史: リーク電流と闘

- う, 日経エレクトロニクス 2004/4/26, No. 872, pp. 99–127 (2004).
- 17) Bai, P., Auth, C., Balakrishnan, S., Bost, M., Brain, R., Chikarmane, V., Heussner, R., Hussein, M., Hwang, J., Ingerly, D., James, R., Jeong, J., Kenyon, C., Lee, E., Lee, S. H., Lindert, N., Liu, M., Ma, Z., Marieb, T., Murthy, A., Nagisetty, R., Natarajan, S., Neiryneck, J., Ott, A., Parker, C., Sebastian, J., Shaheed, R., Sivakumar, S., Steigerwald, J., Tyagi, S., Weber, C., Woolery, B., Yeoh, A., Zhang, K., and Bohr, M.: A 65nm Logic Technology Featuring 35nm Gate Length, Enhanced Channel Strain, 8 Cu Interconnect Layers, Low-k ILD and  $0.57\mu m^2$  SRAM Cell, *2004 International Electron Device Meeting Technical Digest*, pp. 657–660 (2004).
  - 18) Gowan, M. K., Biro, L. L. and Jackson, D. B.: Power Considerations in the Design of the Alpha 21264 Microprocessor, *the 35th Design Automation Conf.*, pp. 726–731 (1998).
  - 19) Anderson, F. E., Wells, J. S. and Berta, E. Z.: The Core Clock System on the Next-Generation Itanium Microprocessor, *2002 IEEE Int. Solid-State Circuits Conf. Visual Supplement to the Digest of Technical Papers*, pp. 110–111 (2002).
  - 20) Clark, L. T., Hoffman, E. J., Miller, J., Biyani, M., Liao, Y., Strazdus, S., Morrow, M., Velarde, K. E. and Yarch, M. A.: An Embedded 32-b Microprocessor Core for Low-Power and High-Performance Applications, *IEEE Journal of Solid-State Circuits*, Vol.36, No.11, pp.1599–1608 (2001).
  - 21) Gronowski, P. E., Bowhill, W. J., Preston, R. P., Gowan, M. K. and Allmon, R. L.: High-Performance Microprocessor Design, *IEEE Journal of Solid-State Circuits*, Vol. 33, No. 5, pp. 677–686 (1998).
  - 22) Ishihara, T. and Yasuura, H.: Voltage Scheduling Problem for Dynamically Variable Voltage Processors, *Proc. of the Int. Symp. on Low Power Electronics and Design 1998*, pp. 197–202 (1998).
  - 23) McGregor, J.: x86 Power and Thermal Management, *Microprocessor Report 2004/12/6*, Vol. 18, Archive 12, pp. 1–6 (2004).
  - 24) Koppanalil, J., Ramrakhyani, P., Desai, S., Vaidyanathan, A. and Rotenberg, E.: A Case for Dynamic Pipeline Scaling, *Proc. of Int. Conf. on Compilers, Architecture, and Synthesis for Embedded Systems 2002*, pp. 1–8 (2002).
  - 25) Efthymiou, A. and Garside, J. D.: Adaptive Pipeline Depth Control for Processor Power Management, *Proc. of Int. Conf. on Computer Design 2002*, pp. 454–457 (2002).
  - 26) Albonesi, D. H.: Dynamic IPC/Clock Rate Optimization, *Proc. of the 25th Annual Int. Symp. on Computer Architecture*, pp. 282–292 (1998).
  - 27) Bahar, R.I. and Manne, S.: Power and Energy Reduction Via Pipeline Balancing, *Proc. of the 28th Annual Int. Symp. on Computer Architecture*, pp. 218–229 (2001).
  - 28) Manne, S., Klauser, A. and Grunwald, D.: Pipeline Gating: Speculation Control For Energy Reduction, *Proc. of the 25th Annual Int. Symp. on Computer Architecture*, pp. 132–141 (1998).
  - 29) Canal, R., Gonzalez, A. and Smith, J.E.: Very Low Power Pipelines using Significance Compression, *Proc. of the 33rd Annual Int. Symp. on Microarchitecture*, pp. 181–190 (2000).
  - 30) Pering, T., Burd, T. and Brodersen, R.: The Simulation and Evaluation of Dynamic Voltage Scaling Algorithms, *Proc. of Int. Symp. on Low Power Electronics and Design 1998*, pp. 76–81 (1998).
  - 31) Krishna, C.M. and Lee, Y.-H.: Voltage-Clock-Scaling Adaptive Scheduling Techniques for Low Power in Hard Real-Time Systems, *IEEE Transactions on Computers*, Vol. 52, No. 12, pp. 1586–1593 (2003).
  - 32) Magklis, G., Scott, M. L., Semeraro, G., Albonesi, D. H. and Dropsho, S.: Profile-based Dynamic Voltage and Frequency Scaling for a Multiple Clock Domain Microprocessor, *Proc. of the 30th Annual Int. Symp. on Computer Architecture*, pp. 14–25 (2003).
  - 33) Semeraro, G., Albonesi, D. H., Dropsho, S. G., Magklis, G., Dwarkadas, S. and Scott, M. L.: Dynamic Frequency and Voltage Control for a Multiple Clock Domain Microarchitecture, *Proc. of the 35th Annual Int. Symp. on Microarchitecture*, pp. 356–367 (2002).
  - 34) Agarwal, A., Mukhopadhyay, S., Raychowdhury, A., Roy, K. and Kim, C. H.: Leakage Power Analysis and Reduction for Nanoscale Circuits, *IEEE Micro*, Vol. 26, No. 2, pp. 68–80 (2006).
  - 35) 桜井貴康: リーク電流はこう抑える (1), 日経エレクトロニクス 2004/9/13, No. 882, pp. 154–161 (2004).
  - 36) Taur, Y. and Ning, T.: *Fundamental of Modern VLSI Devices*, Cambridge University Press (1998).




図 8 電力遅延積の評価結果

Fig. 8 Evaluation result of power delay product.

## 付 録

### A.1 電力遅延積の削減

図 8 に電力遅延積の評価結果を示す。図の横軸は  $TP_{target}$  を示し、縦軸は 100%のスループットの時の電力遅延積で正規化した電力遅延積を示している。4本の棒グラフは、現実の DVS、理想の DVS、PSU 単独、ハイブリッド制御機構の、各  $TP_{target}$  における電力遅延積のベンチマーク平均である。

本論文の問題設定において、この評価結果に意味付けをするのは非常に難しい。本論文の問題設定では、OS から指示されたスループット (遅延に相関) を満足するという最優先の制限の下で、消費電力を最小化することを目的としている。これに対して、電力遅延積は、実行に要するエネルギーの評価指標であり、遅延時間を指示された目標以下にすることを条件として与えられていない。たとえば、遅延時間が目標を大幅に越えていても、電力が非常に小さければ、電力遅延積は良い値となることがあるが、本論文の問題設定では決定的に悪い結果である。また、遅延時間が目標を大幅に下回り、電力遅延積が良い値となっても、本論文の問題設定では、遅延時間については目標を達成していることのみが評価されるだけであり、下回った量は関係なく、電力でしか評価はできない。このように重要な条件が与えられていない評価指標による評価を、本論文でこれまでに行った評価に加えて行う意味を著者らは見いだすことができない。以上のように意味付けが困難な評価であるが、査読者による本論文採録条件と示されたため、ここに掲載するものである。

### A.2 リーク電流 $I_{leak}$ の仮定

4.4 節において、 $I_{leak}$  の値は、評価に用いた電源電圧の変動範囲では、電源電圧にかかわらず一定の値を取るものとした。この妥当性を、この節で説明する。

今回の評価で仮定した 90nm のプロセス技術において、 $I_{leak}$  の大部分はサブスレッショルド・リーク電流  $I_{sub}$  とゲート・リーク電流  $I_{gate}$  からなる。このうち、 $I_{gate}$  については、90nm のプロセス技術においては  $I_{sub}$  の 1/10 程度であることが文献 34) で示されており、十分に小さく、本研究では消費電力の計算から除外した。なお、現状のプロセスを単純に微細化していくとゲート・リーク電流は増えていくが、high-k 材料によるゲート絶縁膜の実用化によって  $10^{-3} \sim 10^{-4}$  倍になると見込まれており、将来のプロセス技術においても、大きな問題とならない可能性は高い<sup>35)</sup>。

以下、 $I_{sub}$  の大きさが電源電圧にかかわらず一定の値を取ることを説明する。

CMOS のドレインソース間電流  $I_{ds}$  は以下の式で表される<sup>36)</sup>。

$$I_{ds} = \mu_{eff} \cdot C_{ox} \cdot \frac{W}{L} (m-1) \left( \frac{kt}{q} \right)^2 \times e^{q \cdot \frac{V_g - V_t}{m k T}} \left( 1 - e^{-\frac{q}{k T} \cdot V_{ds}} \right) \quad (17)$$

上記の式中の定数と変数は、以下の通りである。

- $\mu_{eff}$  : 実効移動度 ( $\text{cm}^2/\text{V} \cdot \text{s}$ )
- $C_{ox}$  : 単位面積あたりのゲート絶縁膜容量 ( $\text{F}/\text{cm}^2$ )
- $W$  : チャネル幅 (cm)
- $L$  : チャネル長 (cm)
- $k$  : ボルツマン定数 ( $= 1.38 \times 10^{-23} \text{ J/K}$ )
- $T$  : 絶対温度 (K)
- $q$  : 電子の電荷 ( $= 1.6 \times 10^{-19} \text{ C}$ )
- $V_g$  : ゲート電圧 (V)
- $V_t$  : 閾値電圧 (V)
- $V_{ds}$  : ドレイン電圧 (V)
- $m$  : ボディ効果定数

式 (17) の中で、電源電圧に応じて値が変化する変数は、 $V_g$  と  $V_{ds}$  のみである。このうち、 $V_g$  は、 $I_{sub}$  の計算時には 0 となるため、実質、変化する変数は  $V_{ds}$  のみである。そのため、式 (17) 中の最も右の括弧内のみが電源電圧の変動とともに変化し、それ以外の部分は、まとめて 1 つの定数として見ることができ。さらに、 $kt/q$  は室温 (25 °C) で 26mV、プロセッサ動作時に上昇した接合温度、たとえば、100 °C では 32mV であるため、式 (17) の最も右の括弧の値はほぼ 1 となる。よって、 $I_{sub}$  は電源電圧にかかわらず一定ということが言える。