ALU Cascadingを行う動的命令スケジューラ

尾	形	幸	亮†	姚	駿 †		Ξ	輪	烈†
		嵨	田	創†	富	田	眞	治†	

ALU の出力を別の ALU の入力につなぎ,1 クロック・サイクル中にデータ依存関係にある命令 列を複数実行する,ALU Cascading という手法がある.この手法をスーパスカラ・プロセッサに適 用する場合,ALU Cascading 可能な組を同時に wakeup 可能な命令スケジューラが必要となる.本 論文では,この ALU Cascading を行える命令スケジューラについて提案を行う.提案する命令スケ ジューラを SPECint95 を用いて評価した結果,2 段の ALU Cascading を行うと, IPC が平均で 6.60%向上するという結果になった.

The Dynamic Instruction Scheduler for ALU Cascading

Kosuke Ogata,[†] Jun Yao,[†] Shinobu Miwa,[†] Hajime Shimada[†] and Shinji Tomita[†]

There's a technique called ALU cascading which executes several instructions under data dependency relationship in one clock cycle. Such execution is achieved by concatenating the output of the ALU into the input of the other ALU. To implement this technique to current superscalar processor, we have to prepare instruction scheduler which can wakeup pair of cascaded instructions simultaneously. In this paper, we propose the instruction scheduler which enables ALU cascading. The evaluation result shows that the IPC of SPECint2000 improves by 6.60% in average with 2 level ALU cascading.

1. はじめに

プロセッサの性能を向上させる時の問題点の1つに, データ依存関係にある命令列の実行をいかに高速化す るかという点がある.この高速化のため,現在のプロ セッサでは結果フォワーディングという技術が使われ ている.これは,データ依存関係にある命令列を実行 する際,先行する命令の実行結果をレジスタ・ファイ ルを介さずに後続の命令に渡す技術である.これによ り,データ依存関係にある命令列の演算を連続して実 行することができる.このような命令列が,演算を1 クロック・サイクルで完了できる単純な演算命令から なる場合,命令のスループットは1クロック・サイク ルあたり1命令となる.

このスループットをさらに向上させる提案として, ALU Cascading がある.これは,図1のように,あ る ALU の出力を別の ALU の入力につなぎ,データ 依存関係にある命令を1クロック・サイクルで実行 するものである.この ALU Cascading の適用例とし て,過去にはベクトル・プロセッサ⁶⁾ やメディア・プロ セッサ⁷⁾ への適用例があったが,一般的なプロセッサ への適用例は少なかった.これは,一般的なプロセッ

† 京都大学情報学研究科 Graduate school of Informatics, Kyoto University



サでは ALU での演算時間を基準にクロック・サイクル 時間を決定することが多いため,クロック周波数を落 とさないと ALU Cascading を使った実行を 1 クロッ ク・サイクルで行えないからである.しかし,近年で は,プロセッサの負荷に応じてクロック周波数を低下 させ,消費電力を削減する研究が多数行われている. そのため,クロック周波数を低下させた状況で ALU Cascading を適用することが提案されている^{3),10)}.

文献 3),10)のように,スーパスカラ・プロセッサに ALU Cascading を適用する場合,命令ウィンドウに 入っている命令から ALU Cascading を行う組を選択 することになる.過去の研究では,限定された命令の 組に対して ALU Cascading を行う命令スケジューラ は提案されているが³⁾,任意の命令の組に対してALU Cascadingを行う命令スケジューラは提案されていな い.もちろん,通常の命令スケジューラにおいても, 1 クロック・サイクル中に wakeup-select を複数回行 えば,任意の命令の組に対する ALU Cascading は可 能である.しかし,消費電力やクロック・サイクル時 間が増大する点から,wakeup-select を複数回行うと いうのは好ましくない.

本論文では,DMT(Dependency Matrix Table)⁵⁾ をベースとし,1回の wakeup-select で任意の命令の 組に対する ALU Cascading を行う命令スケジューラ を提案する.本スケジューラの実現のため,ベースと なる DMT の依存行列表(以下,行列表)とレジスタ・ マップ表(以下,マップ表)に拡張を加えるが,いず れも,クロック・サイクル時間を増大させる必要がな い形で拡張を行っている.

本論文の構成は以下の通りである.まず2節では DMT の構成及び動作について述べ,次に3節で, DMT を拡張した ALU Cascading を行うための仕 組みについて述べる.4節ではプロセッサ・シミュレー タによる評価結果を示し、IPC が向上することを示 す.そして5節で関連文献について述べ,最後に6節 でまとめを述べる.







DMTは,命令発行ステージにおいて命令のwakeupselect 動作を高速化するために考案された手法である. DMTは, 一般的な命令スケジューリング論理におけ る CAM のタグ部に代わって配置される.その論理的 な構造は図2左のようになっており,行列の縦横のサ イズは命令ウィンドウのエントリ数となっている.行 列の各要素は1ビットの SRAM である. 行列の縦横 に振られた番号は命令ウィンドウ内における命令番号 に対応している.また,行列の行方向は依存元となる 命令番号,列方向は依存先となる命令番号を表してお り,命令mの演算結果が命令nのソース・オペラン ドとなっているとき,m行n列にフラグが立つ.例 えば,図2では,1行2列目にフラグが立っている が,これは命令 i1 のディスティネーションが命令 i2 のソース・オペランドとなっているためである.2行3 列目および2行4列目にある2つのフラグも,同様に i2とi3, およびi2とi4の依存関係を示している.上 記の DMT 更新作業は,一般的な命令スケジューリン

グ論理と同様に wakeup と select によって行われる. wakeup では,前サイクルで select された命令の命令 番号の行を全て0にし,それによって生成された全て が0の列について,対応する命令の ready ビットを立 てる.select は従来の命令スケジューラと同様,命令 ウィンドウにおいて ready ビットが立っている命令の 中から発行すべき命令を選択する.また,DMT を用 いた命令スケジューラでは,図2右のように,output inst entry という列が追加される.output inst entry は,その論理レジスタ番号に結果を出力する最新の 命令の,命令ウィンドウにおける番号を表す.output inst entry は命令デコード時に書き込まれ,2.1節で 示すように DMT の更新に使用される.

2.1 DMT の動作アルゴリズム









図 3 に示す例を用いて DMT の動作を説明する.図 2(a)の初期状態では,命令i1,i2 がすでに命令番号1,2 として DMT に登録されている.i2 はi1 に依存して いるため, DMT の1行2列目に1が立っている.以 下,i3,i4 を新たにデコードし,命令番号3,4 として DMT に登録し,命令スケジューリングを行う様子を 示す.なお,デコード幅と発行幅は2命令とする. (1) 命令デコードとマップ表読み出し

i3,i4 のソース論理レジスタ番号で図 3(a) の初期状 態のマップ表を検索し,物理レジスタ番号を得る.同 時に,まだ値が生成されていない論理レジスタについ ては,その物理レジスタに値を出力する命令の命令番 号を得る.図の例では,i3,i4 のソースの R4 のみ命令 番号を得る.また,同時にデコードされた命令の間の データ依存関係をチェックし,必要があれば,後続の 命令に先行する命令の命令番号を渡す.i3,i4 間には依 存関係はないので,この部分による命令番号の追加は ない.

(2) マップ表の更新

i3,i4 のデコードにより, i3,i4 に DMT の命令番号 3,4, および, 物理レジスタ p2,p6 が割り当てられた とする.この時の動作は,図3(b) に示すように,マッ プ表のR2,R6 のエントリに割り当てられた物理レジ スタとその物理レジスタに結果を出力するi3,i4 の命 令番号を書き込むことになる.

(3) DMT の更新

(1) のマップ表読み出しにより,命令番号3のエン トリに書き込まれるi3 は命令番号2に依存し,命令 番号4のエントリに書き込まれるi4 は命令番号2に 依存していることが分かった.そのため,DMTの2 行3列と2行4列に1を立てる.図3(b)に更新後の DMTを示す.

(4) i1 の発行後の wakeup-select

1 が発行されると,図 3(c) のように DMT の 1 行 目のエントリ全てに 0 が書き込まれる.これにより, 2 列目が全て 0 になるため, i2 が ready となる.select において, ready な命令は i2 のみのため, i2 の みが select される.なお,発行された i1 のマップ表 の output inst entry は,発行と同時にクリアされる.

なお,次のサイクルの wakeup-select では,2行目 に全て0が書き込まれ,3列目と4列目が全て0とな り,i3,i4が ready となる.

3. DMT を用いた ALU Cascading

図3(b)で例に示している命令列では、 $i2 \rightarrow i3$ 、 $i2 \rightarrow i4$ のALU Cascading が可能である.この例の場合、i2が ready となると同時にi3,i4 も ready になるような 構成を取れば、i2 とi3、i4 を同時に select し、ALU Cascading ができる.このように、2 つ前のデータ依 存先の命令で、後続の命令の wakeup を行うことが、 DMT を用いた ALU Cascading の命令スケジュール の概要である.DMT を用いて ALU Cascading を行 う意義は、1 クロック・サイクルあたり 1 回の wakeupselect で ALU Cascading が可能なことである、従来 の命令スケジューラで ALU Cascading を実現するた めには、wakeup-select を 1 クロック・サイクル内で 2 回行わなければならず、消費電力やクロック・サイクル 時間の問題から ALU Cascading の実現は難しかった. そこで,本稿で提案する方式では,ALU Cascadig に 必要な wakeup-select 回数を1回に抑え,上記の問題 を克服することができる.以下,DMT を用いた ALU Cascading を行うためのハードウェアの拡張とその動 作を説明する.

3.1 マップ表の拡張



図 4 拡張されたマップ表

ALU Cascading の実装は,3節で述べた DMT の アルゴリズムを拡張する形で行う.まず,図4のよう にマップ表を ALU Cascading 用に拡張し, prev inst entry(L), prev inst entry(R) および alu inst flag を 追加する. prev inst entry は, output inst entryの 示す命令が持つソース・オペランドが,どの命令の出 力に由来するかを記憶する.たとえば図4では,論理 レジスタ R4 に結果を出力する命令は i2 であるため, マップ表において R4 に対応する output inst entry に は2と記憶されている.ここで,更にi2の左ソース・ オペランドが i1 の出力に依存しているので, マップ 表の同じ行において prev inst entry(L) に 1 と記憶さ れている.なお, previnst entry は命令が持てるソー ス・オペランドの数だけ必要である.ALU inst flag は、その論理レジスタに結果を出力する命令が ALU 演算命令であることを示すフラグである.このフラグ が1の場合は2つ前のデータ依存先の命令で wakeup を行い,それ以外の命令は従来と同様に1つ前のデー タ依存先の命令で wakeup を行うようにする.

3.2 DMT を用いた ALU Cascading のアルゴ リズム

2 段の ALU Cascading を行う場合の, DMT への 登録やマップ表の更新を,図4 および図5 の例を使っ て説明する.2 節と同様に,図4 の初期状態では命 令 i1,i2 がすでに命令番号 1,2 として DMT に登録さ れており, DMT の1行2列目にフラグが立ってい る.また,マップ表においてi2に対応する prev inst entry(L) には1 が記憶されている.i1 は即値ロード 命令なので ALU inst flag は0 となり, i2 は ALU 演 算命令なので ALU inst flag は1 となっている.

(1) 命令デコードとマップ表読み出し

図 5(a) のように,新たに命令 i3, i4 がデコードさ れたとする.まず,2.1 節 (1) と同様に,i3,i4 のソー ス論理レジスタ番号でマップ表を検索し,物理レジス



図 5 ALU Cascading のアルゴリズム

タ番号を得る.まだ値が生成されていない論理レジス タについては,その物理レジスタに値を出力する命令 の命令番号を得る.図5(a)の例では,i3,i4のソース のR4で検索し,ヒットしたエントリの output inst entry からi2の命令番号2を得る.さらに同じエント リの prev inst entry(L)からi1の命令番号1を得る. さらに,ALU inst flagより,この論理レジスタに結 果を出力する命令はALU演算命令であることを知る.

(2) マップ表更新

2.1 節 (2) と同様に, i3,i4 に DMT の命令番号 3,4, および,物理レジスタ p2,p6 が割り当てられたとする. マップ表の R2,R6 のエントリに割り当てられた物理 レジスタと,その物理レジスタに結果を出力する i3,i4 の命令番号を書き込む.さらに,i3,i4 ともに右ソー ス・オペランドが i2 に依存しているため,それらの エントリの prev inst entry(R) に本節 (1) で得られた i2 の命令番号 2 を書き込む.

(3)DMT 更新

(1)のマップ表読み出しで,i3,i4 が依存している
i2はi1に依存していることが分かった.また,ALU
inst flagより,i2はALU演算命令であり,ALU cascading に組み込めることも分かった.そこで,通常の
DMT では output inst entry から得られた命令番号
2を用いて2行3列と2行4列に1を立てるところ
を,ここでは prev inst entry から得られた命令番号
1を使って1行3列と1行4列に1を立てる.

このような手順で,2つ前のデータ依存先の命令に 対する依存を DMT に記述する.なお,図の例では2 つ前のデータ依存先の命令は1つしかないが,最大で 4個の命令に依存することが考えられる.このように, 複数のデータ依存先がある場合でも,DMT は1列中 の複数のエントリに1を立てることによって複数の依 存を記述できるため,問題はない.

(4)i1 の発行後の wakeup-select

i1 が発行されると,図 5(b)のように DMT の1行 目のエントリ全てに 0 が書き込まれる .2,3 および 4 列目は全て 0 になるので, i2, i3 および i4 は同時 に ready となる. このように, (3) で DMT の更新に prev inst entry の情報を用いたことにより,依存関 係にある演算命令を一度に ready にすることができ る. これら ready となった演算命令は, 別々の空いて いる ALU に発行され, 実行ステージのクロック・サ イクル時間の前半で i2 を実行中に,ALU 間の接続情 報を作成し,ALU Cascading 実行のためのデータ・ パスを構築する.この部分の動作は,通常のプロセッ サにおける結果フォワーディングの論理と同様である。 なお,ALUに空きがなく,全ての演算命令を一度に 発行できない場合は,命令ウィンドウ内において古い 命令から順に発行できる分だけ発行される.古い命令 から発行するため, i3 や i4 のように先行命令に依存 している命令だけが発行されることはない.なお,図 5 に示した例では, i2→i3 と i2→i4 のように, ALU Cascading を適用できる組が2つあるが,提案構成で は両方の組に対して同時に ALU Cascading を適用で きる.以下, これを, 1 対多の ALU Cascading と呼 ぶ. 文献 9) の方式では, このような1対多の ALU Cascading はできず,提案構成が文献 9) よりも高い 性能を得られる理由の1つとなる.

3.3 複数段の ALU Cascading

図1では2つのデータ依存関係にある命令列の実行 について説明したが,クロック・サイクル時間に余裕 がある場合,さらに多くのデータ依存関係にある命令 を1クロック・サイクルで実行することもできる.例 えば,"命令i1 命令i2 命令i3 命令i4"という データ依存関係にある命令列がある場合,4つの演算 器を準備しその入出力を適切に接続すれば,この命令 列を1クロック・サイクルで実行することができる. 以下,このようにn個の命令をALU Cascadingで実 行することを,"n段のALU cascading"と記述する.

提案手法では,マップ表の拡張のみで n 段の ALU cascading を実現可能である.具体的には,図4の2段の ALU cascading の例ではマップ表は2つ前のデータ依存先の命令の命令番号を保持していたが,これを, n 個前のデータ依存先の命令の命令番号まで持てるように拡張すれば良い.この場合の表の更新は,3.2節の表の更新アルゴリズムの中で,マップ表から読み出したの k-1(k=2,...,n-1) 個前のデータ依存先の命令番号を,マップ表への書き込み時に k 個前のデータ依存先

上記のように n 段の ALU Cascading をサポートす る場合,マップ表のサイズは指数関数的に増加する. 一方,DMT の方は一列中の1を立てるエントリが増 えるだけであり,サイズは増加しない. 3.4 CAM を用いた命令ウィンドウによる ALU Cascading

CAM を用いた命令ウィンドウでも,以下のように すれば i2 と i3,もしくは,i2 と i4 を同時に ready に することができる.

- マップ表の prev iwin entry の代わりに,その 物理レジスタに値を書き込む命令のソース・タ グを書き込んでおく
- (2) 通常,命令ウィンドウに命令を登録する時,マッ プ表から読み出されたソース物理レジスタ番号 をソース・タグとして CAM に登録するが,ALU Cascading を行う時には1)でマップ表に新た に追加したソースを生成する命令のソース・タ グを書き込む

上記の方法では,従来の CAM を用いた命令ウィン ドウでは CAM は 2 つ必要になるが,ALU Cascading を行う場合は 4 つ必要となる.この構成でもクロック・ サイクル時間に悪影響を与えずに ALU Cascading は 行えるが,命令ウィンドウ用の CAM の追加は,回路 面積や消費電力の点から望ましくない.なお,この構成 では,ALU Cascading の段数を増やすごとに,CAM の数が指数関数的に増加してゆく点も問題である.

DMT では,従来の命令ウィンドウの2つの CAM を1つの行列にまとめれるのと同様に,上記の4つの CAM を1つの行列表にまとめることができるため. この問題によるコストの増加はない.

4. ALU Cascading の効果の検証

4.1 評価環境

ALU Cascading の評価には, SimpleScalar Tool Set⁴⁾を用い,その中に含まれる out-of-order 実行シ ミュレータに ALU Cascading を実装した.シミュレー ションで仮定するプロセッサの仕様を表1に示す.

命令発行幅	8 命令
命令ウィンドウ	128 エントリ
LSQ	64 エントリ
int ALU	8
fp ALU	4
int mul/div	8
fp mul/div	4
メモリ・ポート	8
分岐予測機構	8K-entry g-share, 6-bit history
	512-entry BTB, 16-entry RAS
1 次命令キャッシュ	64KB / 32B-line / 2-way
1 次データ・キャッシュ	64KB / 32B-line / 2-way
2 次キャッシュ	命令データ混在 / 2MB / 64B-line / 4-way

表 1 プロセッサの仕様

プロセッサのパイプラインは 10 段であると仮定し, 2 段の ALU Cascading を適用したときの IPC の値を 測定した.今回のシミュレーションでは, ALU Cascading の対象を整数加減算,シフト,論理演算といっ た,実行にかかる時間の短い単純な命令に限定した. また,先行する演算命令に依存する演算命令が複数あ る場合は,1対多のALU Cascadingをサポートして いる.さらに,比較のため,ALU Cascadingを無効 にしたときのIPCの値や,同時にデコードされた演 算命令に対して1対1のALU Cascadingを行う命 令グルーピング方式³⁾のIPCの値も測定し,提案構 成によるALU Cascadingの効果を評価した.入力は train入力を用い,実行命令数が少ないものを除いて, 1G命令スキップ後,1.5G命令を実行して測定を行っ た.ベンチマーク・プログラムは,SPECint95の8本 を用いた.

4.2 ALU Cascading による IPC 向上



図 6 に, ALU Cascading しない場合を 1 としたと きの, ALU Cascading による IPC 向上率を示す.グ ラフ横軸はベンチマーク・プログラム,縦軸は IPC 向 上率を表す. 各ベンチマークに対する棒グラフは左か ら,命令グルーピング方式でALU Cascading を適用 した場合,提案方式で ALU Cascading を適用した場 合となっている.いずれのベンチマークでも,ALU Cascading を適用することにより IPC の向上が見ら れた.特に go において IPC 向上が顕著であり,命令 グルーピング方式で 9.9%, 提案方式で 12.0% IPC が 向上した.一方, vortex のように IPC がほとんど向 上しない場合もあった.これは,演算命令間のデータ 依存がほどんどなかったためと考えられる.平均 IPC 向上率は命令グルーピング方式で 4.9%, 提案方式で 6.6%となった.クロック・サイクル時間の後半に実行 された ALU 演算命令の全 ALU 演算命令に対する割 合は,命令グルーピング方式で平均18.9%,提案方式 で平均 34.1%であった.

5. 関連文献

ある ALU の出力を別の ALU の出力に接続し,1 ク ロック・サイクル中に複数の演算を行うことを提案し ている論文は多数ある.古くは,ベクトル・プロセッ サの性能向上のために提案されている⁶⁾.また,時代 の流れに伴って,当該手法の適用対象も変化し,マル チメディア処理への適用⁷⁾, GALS プロセッサへの適用³⁾ など提案されている.

しかし、このような演算を行わせる際に、out-oforder 実行を行うスーパスカラ・プロセッサの動的命 令スケジューリングを考慮したものは少ない.参考文 献 8) では, スーパスカラ・プロセッサにおいて, ALU Cascading と同様に,1 サイクル中に複数のデータ依 存関係にある命令を実行する CHAIN という手法を提 案している.しかし,そのアルゴリズムは命令列に対 する複数回のスキャンやオペランドの出現回数の計数 が含まれており,クロック・サイクル時間に影響を与 えずにハードウェア化をすることが難しいと考えられ る.それに対し,我々はクロック・サイクル時間に影 響を与えないように配慮しつつ, ハードウェアの構成 まで検討を行った.また,参考文献9)では,同時に デコードされた命令に対して ALU Cascading で実行 できる組を探し,それを1組の命令として,命令ウィ ンドウの1エントリに登録する手法が提案されてい る.この方法には,命令ウィンドウのサイズを増加さ せることができるという利点もある.しかし,ALU Cascading 可能な命令が同時にデコードされた命令に 限定される点や,組となった命令を同時に発行しなく てはならない制限がある.これに対し,我々は上記の 制限はなく,1対多のALU Cascading 可能という利 点もある.

6. ま と め

本論文では,ALU Cascadingをスーパスカラ・プロ セッサに実装する時に必要となる,任意の命令の組に 対する ALU Cascading を行える命令スケジューラを 提案した.提案する命令スケジューラを SPECint95 を 用いて評価した結果,2段の ALU Cascading を行う と,IPC が平均で 6.60%向上するという結果になった.

今後の研究においては,命令スケジューラの変更に よる負の面について厳密な評価を行い,スケジューラ の改良を行う予定である.得に,近年における ALU Cascading の研究は,消費電力を削減する研究に付随 して使用されるものが多いため,まず,消費電力の増 加について厳密な評価を行う予定である.

謝

辞

本研究の一部は日本学術振興会科学研究費補助金基 盤研究 S(課題番号 16100001) による.

参考文献

- 嶋田創,安藤秀樹,島田俊夫、"パイプラインス テージ統合によるプロセッサの消費エネルギーの 削減、"情報処理学会論文誌、コンピューティング システム、Vol. 45、No. SIG 1 (ACS 4), pp.18-30, 2004 年 1 月.
- 2) 嶋田創, 安藤秀樹, 島田俊夫, "パイプラインス

テージ統合とダイナミック・ボルテージ・スケー リングを併用したハイブリッド消費電力削減機 構,"SACSIS 2004, pp.11-18, 2004 年 5 月.

- 3) 佐々木広, 近藤正章, 中村宏, "GALS 型プロセッ サにおける動的命令カスケーディング," IPSJ, 2005-ARC-164, pp.67-72. 2005 年 8 月.
- 4) D. Burger and T.M. Austin, "The SimpleScalar Tool Set, Version 2.0," Technical Report CS-TR-97-1342, University of Wisconsin-Madison Computer Sciences Dept., July 1997.
- 5) 五島正裕, 西野賢悟, 小西将人, 中島康彦, 森眞一郎, 北村俊明, 富田眞治, "行列に基づく Out-of-Order スケジューリング方式の評価," 情報処理学 会論文誌, ハイパフォーマンスコンピューティン グシステム, Vol.43, No.SIG 6(HPS5), pp.13-23 2002 年 6 月.
- 6) 長島重夫,稲上泰弘,阿部仁,河辺峻,"動的チェ イニングによるベクトルプロセッサの実効性能の 向上,"電子情報通信学会論文誌 D, Vol.J74-D1, No.12, pp. 836-845, 1991 年 12 月.
- 7) 山崎信行、伊藤務、内山真郷、安西祐一郎、"柔軟 なマルチメディア処理機構を有したリアルタイム プロセッサアーキテクチャ、"日本機械学会ロボ ティクスメカトロニクス講演会'01, pp. 1-2, 2001 年6月.
- 8) 孟林,小柳滋,"スーパースカラプロセッサにおける動的 RENAME 手法と CHAIN 手法,"平成 18 年度情報処理学会関西支部支部大会講演論文 集, pp. 207-210, 2006 年 10 月.
- 9) 佐々木宏,近藤正章,中村宏,"命令グルーピング による効率的な命令実行方式,"IPSJ,2006-ARC-170, pp. 73-78,2006 年 11 月.
- 尾形幸亮,嶋田創,中島康彦,森眞一郎,富田眞治, "パイプラインステージ統合における ALU Inlining," 平成 18 年度情報処理学会関西支部支部大 会講演論文集, pp. 203-206, 2006 年 10 月.