# ALU Cascadingのための動的命令スケジューラ

尾	形	幸	亮 <sup>†</sup>	姚		駿††	嶋	田	創††
		三	輪	忍†††	富	田	眞	治††	

低負荷時に低クロック周波数で動作するプロセッサにおいて,効率的な実行による消費電力の削減 を狙い,ALUの出力を別のALUの入力につなぎ,1クロック・サイクル中にデータ依存関係にある 命令の組を同時に実行するALU Cascading を適用するアイデアがある.この手法をスーパスカラ・ プロセッサに適用する場合,ALU Cascading 可能な組を同時に wakeup 可能な命令スケジューラが 必要となる.本論文では,このALU Cascading を行える命令スケジューラについて提案を行う.提 案する命令スケジューラを用いた ALU Cascading を SPECint2000 を用いて評価した結果,ALU Cascading を行うと,IPC が平均で 3.8%向上するという結果になった.また,ALU Cascading 用 の追加ハードウェアの評価を行い,追加ハードウェアによる実行ステージのクリティカル・パスの遅 延時間の増加は 2.1%に過ぎず,また,消費電力の増加はプロセッサ全体の 1%未満であることを示 した.

# A Dynamic Instruction Scheduler for ALU Cascading

## Kosuke Ogata,<sup>†</sup> Jun Yao,<sup>††</sup> Hajime Shimada,<sup>††</sup> Shinobu Miwa<sup>†††</sup> and Shinji Tomita<sup>††</sup>

To reduce power consumption via efficient execution under low workload and low clock frequency execution, there's an idea to adopt ALU cascading which executes several instructions under data dependency relationship in one clock cycle. Such execution is achieved by concatenating the output of the ALU into the input of the other ALU. To implement this technique to current superscalar processor, we have to prepare instruction scheduler which can wakeup pair of cascaded instructions simultaneously. In this paper, we propose the instruction scheduler which enables ALU cascading. The evaluation result shows that the IPC of SPECint2000 improves by 3.8% in average with ALU cascading under the proposed instruction scheduler. Additionally, we evaluated an additional hardware for ALU cascading. The result shows that the additional hardware for ALU cascading only increases 2.1% of the delay in the execution stage, and the power consumption increase is less that 1% in the whole processor power consumption.

## 1. はじめに

近年,製造プロセスの微細化にも関わらずプロセッ サの消費電力が増大する傾向にあり,アーキテクチャ 側からの消費電力を削減するための技術が重要性を増 してきている.この中で,消費電力はクロック周波数 に比例することに着目し,プロセッサの負荷に応じて クロック周波数を低下させる技術は,数多く研究開発

Graduate school of Informatics, Kyoto University ††† 東京農工大学工学府

School of Engineering, Tokyo University of Agriculture and Technology

### されている.

通常のプロセッサは、図1(a)のように、クロック・ サイクル時間のほとんどを使って組み合わせ論理を動 作させるように設計する.そのため、通常のプロセッ サにおいてクロック周波数を低下させた場合、図1(b) のように、クロック・サイクル時間の後半に組み合わ せ論理の動作しない時間ができる.近年のプロセッサ で多用されている Dynamic Voltage Frequency Scaling(DVFS)と呼ばれる技術では、電源電圧を低下さ せて組み合わせ論理の動作時間を延ばすためにこの時 間を利用している(図1(c)).消費電力は電源電圧の2 乗に比例するため、DVFSではクロック周波数の低下 のみならず、電源電圧の低下によっても消費電力を削 減できる.

上記のクロック周波数低下時のクロック・サイクル

<sup>†</sup> 三菱電機株式会社情報技術総合研究所 Information Technology R&D Center, Mitsubishi Electric Corporation

<sup>††</sup> 京都大学大学院情報学研究科



図1 DVFS などの適用で延長されるクロック・サイクル時間

時間後半の空き時間を利用する別のアイデアとして, 実行ステージに対して ALU Cascading と呼ばれる手 法を適用する提案がある<sup>1)~4)</sup>. ALU Cascading は, ある ALU の出力を別の ALU の入力につなぎ,デー タ依存関係にある ALU 演算命令を1クロック・サイ クルで実行するものである.以下,例を挙げて説明す る.まず,前提として、プロセッサに対する負荷が低 いためにプロセッサのクロック周波数が最大値の半分 まで落とされており、クロック・サイクル時間が2倍 になっていると仮定する.この時,図2(a)の命令i1,i2 のようなデータ依存関係にある2つのALU 演算があ り, それらを ALU Cascading によって実行するとす る. この場合,まず,両命令を同時に別々のALUに 発行する.データ依存関係において先行命令である命 令 i1 の演算は, 左の ALU でクロック・サイクルの前 半に終了する.ここで,命令 i1 の結果は,パイプラ イン・レジスタへ送られると共に、ALU 間に設けら れたバイパス回路を通って,命令 i2 が発行された右 ALUの入力へ送る.そして,右 ALU では後続命令 である命令 i2 の演算がクロック・サイクルの後半を 使って実行される.このようにして,図2(b)のよう に,実行ステージにおけるクロック・サイクル時間の 後半を演算に利用することができる. この結果, ALU Cascading 適用中の IPC が向上する.必要とされる プロセッサ性能が ALU Cascading 適用前と同じ場合, この IPC 向上を利用して,適用前よりクロック周波 数を更に下げることができるため, ALU Cascading を利用した消費電力削減が可能となる.

この ALU Cascading の適用例として,過去にはベ クトル・プロセッサ<sup>5)</sup> やメディア・プロセッサ<sup>6)</sup> への適 用例があったが,一般的なスーパスカラ・プロセッサ への適用例は少ない.これは,スーパスカラ・プロセッ サの命令スケジューラはデータ依存関係にある命令を 連続したサイクルに送り出すことに特化して設計され



ているため、コストの増加なしに、ALU Cascading に必要な, データ依存関係にある命令を同一サイクル に送り出すという動作を追加するのが難しいためと考 えられる.過去の研究では、限定された命令の組に対 して ALU Cascading を行う命令スケジューラは提案 されているが<sup>4)</sup>,任意の命令の組に対して ALU Cascading を行う命令スケジューラは提案されていない. もちろん,一般的な CAM を用いる命令スケジューラ においても、1 クロック・サイクル中に wakeup-select を複数回行ったり、3.3節で説明するように本提案を CAM を用いて実現したりすることで任意の命令の組 に対する ALU Cascading を行うことができるが, 消 費電力や回路面積が大幅に増大してしまう. これは, 文献 1), 2) のように消費電力削減の一貫として ALU Cascading を適用する場合,同時に適用されている他 の消費電力削減手法の効果を減じてしまう点で好まし くない.

本論文では、DMT(Dependency Matrix Table)<sup>7)</sup> 方式の命令スケジューラをベースとし、回路面積や消 費電力の大幅な増大なしに、任意の命令の組に対する ALU Cascading を行う命令スケジューラを提案する. 本スケジューラの実現のため、ベースとなる DMT 方 式の依存行列表、レジスタ・マップ表、およびデータ・ パスに拡張を加えるが、いずれも、回路面積や消費電 力の増大を抑える形で拡張を行っている。そのため、 本論文では ALU Cascading による性能向上と同時に、 ALU Cascading のために追加された回路が消費する 電力を調査し、追加回路の消費電力の増加が、ALU Cascading で削減できる消費電力を上回らないことも 示す.

本論文の構成は以下の通りである.まず2節では, ベースとなる研究として DMT 方式の構成及び動作 について述べる.次に3節で,DMT 方式を拡張した ALU Cascading を行うための仕組みについて述べる. 4節ではプロセッサ・シミュレータによる IPC の評価



結果と, HDL を用いて合成した回路の消費電力を評価した結果を示す.そして5節で関連文献について述べ,最後に6節でまとめを述べる.

# Dependence Matrices Table(DMT) 方式の命令スケジューラ

## **2.1 DMT**方式の概要

DMT 方式は、命令スケジューリング論理の構成手法 の1つで、命令発行ステージにおいて命令の wakeupselect 動作を高速化するために考案された手法である. DMT 方式は、一般的な命令スケジューリング論理に おける CAM のタグ部に代わって配置される.その論 理的な構造は図3の依存行列表のようになっており, 行列の縦横のサイズは命令ウィンドウのエントリ数と なっている. 行列の各要素は1ビットの SRAM であ る. 行列の縦横に振られた番号は命令ウィンドウ内に おける命令番号に対応している.また,行列の行方向 は依存元となる命令番号,列方向は依存先となる命令 番号を表しており、命令 mの演算結果が命令 nのソー ス・オペランドとなっているとき,m行n列にフラ グが立つ. 例えば, 図3では,1行2列目にフラグが 立っているが,これは命令 i1 のディスティネーショ ン・オペランドが命令 i2 の左ソース・オペランドと なっているためである.2行3列目および2行4列 目にある2つのフラグも同様にi2とi3,および,i2 と i4 の依存関係を示している. 上記の依存行列表の 更新作業は、一般的な命令スケジューリング論理と同 様に wakeup と select によって行われる. wakeup で は、前サイクルで select された命令の命令番号の行の フラグを全てクリアし、それによって生成されたフラ グのない列について、対応する命令の ready ビットを 立てる. select は従来の命令スケジューラと同様,命 令ウィンドウにおいて ready ビットが立っている命令 の中から発行すべき命令を選択する.また,DMT 方 式を用いた命令スケジューラでは、後続命令が先行命 令の番号を検索するために,図3右のようにレジス タ・マップ表に Output inst. entry というフィール





ドが追加される. Output inst. entry は, その論理レ ジスタ番号に結果を出力する最新の命令の, 命令ウィ ンドウにおける命令番号を表す. Output inst. entry は命令デコード時に書き込まれ, 2.2 節で示すように 依存行列表の更新に使用される.

2.2 DMT 方式の命令スケジューリング時の動作

図4に示す例を用いて DMT 方式の動作を説明す る.図2(a)の初期状態では、命令i1,i2がすでに命令 番号1,2として依存行列表に登録されている.i2は i1に依存しているため、依存行列表の1行2列目に フラグが立っている.以下,i3,i4を新たにデコード し、命令番号3,4として依存行列表に登録し、命令ス ケジューリングを行う様子を示す.なお、デコード幅 と発行幅は2命令と仮定する.

(1) 命令デコードとレジスタ・マップ表読み出し

i3,i4 のソース論理レジスタ番号で図 4(a) の初期状 態のレジスタ・マップ表を検索し, Preg エントリより 物理レジスタ番号を得る.同時に,まだ値が生成され ていない論理レジスタについては,その物理レジスタ に値を出力する命令の命令番号を Output inst. entry より得る.図の例では,i3,i4 のソースの R4 のみ命令 番号を得る.また,同時にデコードされた命令の間の データ依存関係をチェックし,必要があれば,後続の 命令に先行する命令の命令番号を渡す. i3,i4 間には依 存関係はないので,この部分による命令番号の追加は ない.

#### (2) レジスタ・マップ表の更新

i3,i4 のデコードにより, i3,i4 に命令ウィンドウの命 令番号 3,4, および,物理レジスタ p2,p6 が割り当て られたとする. この時の動作は,図4(b)に示すよう に,レジスタ・マップ表のR2,R6のPregエントリに 割り当てられた物理レジスタを,Output inst. entry にその物理レジスタに結果を出力する i3,i4 の命令番 号を書き込むことになる.

#### (3) 依存行列表の更新

(1)のレジスタ・マップ表読み出しにより、命令番号3のエントリに書き込まれるi3は命令番号2に依存し、命令番号4のエントリに書き込まれるi4は命令番号2に依存していることが分かった.そのため、依存行列表の2行3列と2行4列にフラグを立てる.図4(b)に更新後の依存行列表を示す.

### (4) i1 の発行後の wakeup-select

i1 が発行されると,図4(c)のように依存行列表の1 行目のエントリの全てのフラグがクリアされる.これ により,2列目のフラグがなくなるため,i2が ready となる.select において,ready な命令はi2のみのた め,i2のみが select される.なお,発行されたi1の レジスタ・マップ表の Output inst. entry は,発行 と同時にクリアされる.

なお,次のサイクルの wakeup-select では、2 行目 のフラグがすべてクリアされ、3 列目と4 列目のフラ グがなくなり、i3,i4 が ready となる.

# 3. DMT 方式をベースとした ALU Cascading のための動的命令スケジューラ

図 4(b) で例に示している命令列では、i2→i3,i2→i4 の ALU Cascading が可能である. この例の場合,i2 が ready となると同時に i3,i4 も ready になるよう にフラグを立てれば、i2 と i3,i4 を同時に select し, ALU Cascading が行える. このように、2つ前のデー タ依存先の命令で、後続の命令の wakeup を行うこと が、DMT 方式を用いた ALU Cascading の命令スケ ジュールの概要である. DMT 方式を用いて ALU Cascading を行う意義は、ALU Cascading の対象となる 命令の組みの wakeup を少ない追加ハードウェアで行 える点である.

3.3 節で説明するように,上記の考え方をもとに,従 来の CAM を用いた命令スケジューラでも ALU Cascading のための命令スケジューリングは可能だが,消



費電力や回路面積が大幅に増大してしまう.そのため, ALU Cascadig に必要なハードウェア・コストを抑え, 上記の問題を克服することができる本稿で提案する方 式の方が優れていると考える.以下,DMT 方式を用 いた ALU Cascading を行うためのハードウェアの拡 張とその動作を説明する.

#### 3.1 レジスタ・マップ表の拡張

ALU Cascading の実装は、2 節で述べた DMT 方 式の命令スケジューリングを拡張する形で行う.まず, 1つ前の依存先の命令の命令番号を得ることができる DMT 方式のレジスタ・マップ表を, ALU Cascading のスケジューリングに必要な、2つ前の依存先の命令の 命令番号を得ることができるように拡張する. この拡 張により、図5のように Prev. inst. entry(L), Prev. inst. entry(R) が追加される. Prev. inst. entry は, Output inst. entry の示す命令が持つソース・オペラ ンドが、どの命令の出力に由来するかを記憶する.た とえば図5では、論理レジスタR4に結果を出力する 命令は i2 であるため、レジスタ・マップ表において R4 に対応する Output inst. entry には命令番号 2 と 記憶されている. ここで, 更に i2 の左ソース・オペラ ンドが i1 の出力に依存しているので、レジスタ・マッ プ表の同じ行において Prev inst. entry(L) に命令番 号1と記憶されている. なお, Prev inst. entry は命 令が持てるソース・オペランドの数だけ必要である.

図5ではさらに、その論理レジスタに結果を書き込 む命令が ALU Cascading の対象となる命令かを判別 するための、ALU inst. flag も追加されている. ALU Cascading 用のスケジューリングを行う場合、ALU inst. flag がセットされている場合は Prev inst. entry を参照して 2 つ前のデータ依存先の命令で wakeup を 行い、それ以外の命令は従来と同様に Output inst. entry を参照して 1 つ前のデータ依存先の命令で wakeup を行うようにする.

## **3.2** DMT 方式を用いた ALU Cascading 用の 命令スケジューリング

ALU Cascading を行う場合の依存行列表への登録 やレジスタ・マップ表の更新を,図5および図6の例 を使って説明する.図2.2節と同様に,図5の初期状



(b) i1発行後のwakeup動作と次サイクルのselect動作

図 6 ALU Cascading 用スケジューリング時の依存行列表とレジ スタ・マップ表の動作

態では命令 i1,i2 がすでに命令番号 1,2 として依存行 列表に登録されており,依存行列表の1行2列目にフ ラグが立っている.また,レジスタ・マップ表におい て i2 に対応する Prev inst entry(L) には命令番号 1 が記憶されている.i1 は即値ロード命令なので ALU inst. flag はセットされておらず,i2 は ALU 演算命 令なので ALU inst. flag はセットされている.

#### (1) 命令デコードとレジスタ・マップ表読み出し

図 6(a) のように,新たに命令i3,i4がデコードされ たとする.まず,2.2節(1)と同様に,i3,i4のソース論 理レジスタ番号でレジスタ・マップ表を検索し,物理 レジスタ番号を得る.まだ値が生成されていない論理 レジスタについては,その物理レジスタに値を出力す る命令の命令番号を得る.図 6(a)の例では,i3,i4の ソースの R4 で検索し,ヒットしたエントリの Output inst. entry からi2の命令番号2を得る.さらに同じ エントリの Prev inst. entry(L)からi1の命令番号1 を得る.さらに,ALU inst. flagより,この論理レジ スタに結果を出力する命令は ALU 演算命令であるこ とを知る.

## (2) レジスタ・マップ表更新

2.2節(2)と同様に, i3,i4 に命令ウィンドウの命令 番号3,4, および,物理レジスタ p2,p6 が割り当てら れたとする.レジスタ・マップ表のR2,R6のエントリ に割り当てられた物理レジスタと,その物理レジスタ に結果を出力する i3,i4 の命令番号を書き込む.さら に, i3, i4 ともに右ソース・オペランドが i2 に依存し ているため,それらのエントリの Prev inst. entry(R) に本節(1) で得られた i2 の命令番号 2 を書き込む.

# (3) 依存行列表の更新

(1) のレジスタ・マップ表読み出しで, i3, i4 が依

存している i2 は, i1 に依存していることが分かった. また, ALU inst. flag より, i2 は ALU 演算命令であ り, ALU cascading に組み込めることも分かった. そ こで,通常の DMT 方式では Output inst. entry か ら得られた命令番号 2 を用いて 2 行 3 列と 2 行 4 列に フラグを立てるところを,ここでは Prev inst. entry から得られた命令番号 1 を使って 1 行 3 列と 1 行 4 列にフラグを立てる.

このような手順で,2つ前のデータ依存先の命令に 対する依存を依存行列表に記述する.なお,図の例で は2つ前のデータ依存先の命令は1つしかないが,最 大で4個の命令に依存することが考えられる.このよ うに,複数のデータ依存先がある場合でも,依存行列 表は1列中の複数のエントリにフラグを立てることに よって複数の依存を記述できるため,問題はない.

### (4)i1 の発行後の wakeup-select

i1 が発行されると、図 6(b) のように依存行列の1 行目のエントリのフラグが全てクリアされる. 2,3,4 列目のフラグは全てなくなるので,i2,i3,i4 は同時に ready となる. このように, (3) で依存行列表の更新 に Prev inst. entry の情報を用いたことにより, 依存 関係にある演算命令を一度に ready にすることがで きる. なお、ALU に空きがなく、全ての演算命令を 一度に発行できない場合は、命令ウィンドウ内におい て古い命令から順に発行できる分だけ発行される.こ のように、古い命令から発行するため、i3やi4のよ うに後続命令だけが発行されることはない. また, 図 5 に示した例では, i2→i3 と i2→i4 のように, ALU Cascading を適用できる組が2つあるが、提案構成で は両方の組に対して同時に ALU Cascading を適用で きる.以下,これを,1対多のALU Cascadingと呼 ぶ. 文献 4) のグルーピング方式では、このような1 対多の ALU Cascading はできず,提案構成がグルー ピング方式よりも高い性能を得られる理由の1つと なる.

# 3.3 CAM を用いた命令ウィンドウによる ALU Cascading

2 つ前のデータ依存先の命令で wakeup を行うとい う考え方をもとに、以下のようにすれば、CAM を用 いた命令ウィンドウでも i2 と i3、もしくは、i2 と i4 を同時に ready にすることができる.

- レジスタ・マップ表の Prev inst. entry の代わりに、その物理レジスタに値を書き込む命令のソース・タグを書き込んでおく.
- (2) 通常,命令ウィンドウに命令を登録する時,レ ジスタ・マップ表から読み出されたソース物理

 $\mathbf{6}$ 

レジスタ番号をソース・タグとして CAM に登 録するが, ALU Cascading を行う時には (1) でレジスタ・マップ表に新たに追加した, ソー スを生成する命令のソース・タグを書き込む.

従来の CAM を用いた命令ウィンドウでは、1 エン トリあたり CAM は 2 つ必要になるが、上記の方法で ALU Cascading を行う場合は、更に 4 つ必要となる. この構成でもクロック・サイクル時間に悪影響を与え ずに ALU Cascading は行えるが、命令ウィンドウ用 の CAM の追加は回路面積や消費電力の点から望まし くない.

依存行列表では、従来の命令ウィンドウの2つの CAMを1つの依存行列表にまとめられるのと同様に、 上記の4つのCAMを1つの依存行列表にまとめる ことができるため.この問題によるコストの増加がな くなる.

#### 3.4 命令発行後の Cascading 実行

ALU Cascading の対象となる先行/後続命令が select されると、それらの命令は別々の ALU を割り当 てられ、レジスタ・フェッチが始まる. Cascading 実 行のための同時に発行された命令間の依存関係の解析, および、結果フォワーディングのための次サイクルに 実行が完了する命令との間の依存関係の解析は、レジ スタ・フェッチと平行して、各命令のソースやディス ティネーションの物理レジスタ番号を比較することで 行われる. レジスタ・フェッチの済んだ命令は実行ス テージに送られて実行される. このとき、実行部では レジスタ・フェッチの際に解析された命令間の依存関係 に基づき、ALU 間のバイパス路を開いて Cascading 実行を行ったり、結果フォワーディングを用いた実行 を行う.

図7にALU Cascading のためのバイパス回路を 追加したレジスタフェッチ・ステージ(RF)と実行ス テージ(EX)を示す.opは命令のオペコード,dtag は命令の物理ディスティネーション・レジスタ番号, stagL/R は左右の物理ソース・レジスタ番号,valueL/R は左右のツース・レジスタ値,dvalueは演算 結果である.以下,ALU Cascading のためのバイパ ス回路を Cascading バイパス回路と呼称する.図7に おいて,網掛けされた部分が Cascading バイパス回 路である.wakeup/select された命令に対しては,レ ジスタ・フェッチと並行して,結果フォワーディング のための調停と ALU Cascading のための調停が行わ れる.select された命令の stagL/R は,他の同時に select された命令の dtag と比較される.一致すれば, その dtag を持つ命令の結果を利用することが分かる

ので、ソース・オペランドの値としてレジスタ・ファ イルの値ではなく、図7下段の実行ステージにおいて、 ALU の出力からパイプライン・レジスタを介さずに バイパスされる値を利用する.バイパスされる値のう ち,どれを利用するかは csel に記憶され,ALU入り 口のカスケーディング用マルチプレクサ (Cas. mux) へ送られる. Cas. mux では、バイパスされる値とレ ジスタ・ファイルからの値のうち、どれを利用するか が選択される. なお, Cas. muxの隣に配置されたフォ ワード用マルチプレクサ (Fwd. mux) は、結果フォ ワーディングされてくる値を選択するためのマルチプ レクサである. Cas. mux や Fwd. mux の下段には, もう1つのマルチプレクサがあり, Cascading バイパ ス回路からの入力,結果フォワーディング回路からの 入力、レジスタ・ファイルの値のうちのいずれかを選 択する. このマルチプレクサは, 通常の結果フォワー ディング回路のみの実行部には存在せず、このマルチ プレクサの追加により,結果フォワーディングを用い た演算の遅延時間が伸びる可能性がある.この遅延は, クロック周波数を低下させていない状態において問題 となる.この遅延がサイクル時間に与える影響につい ては, 4.2節で評価結果を示す. なお, 図7のEXス テージ中の2本の太い破線は、4.2節での遅延時間の 評価に用いるパスを示している.

提案するスケジューラを用いて ALU Cascading を 行う場合, ALU Cascading を行う ALU は専用 ALU ではなく、プロセッサが通常の備えている ALU を利 用する.これは,提案するスケジューラでは,命令を select した段階ではどの命令の組が ALU Cascading 可能か分からないため,発行後に ALU 間の接続を決 定可能な構成にする必要があるためである. 似たよう な理由により,通常のバイパス回路を Cascading バイ パス回路に利用することはできない. これは, 通常の バイパス回路を利用して ALU Cascading を行うため には、クロック・サイクル時間の半ばで、先行する演 算が行われる ALU の出力側のパイプライン・レジス タを無効化もしくは更新しなくてはならないためであ る.もし、当該パイプライン・レジスタに前クロック・ サイクルの演算の結果値が入っている場合, クロック・ サイクル時間の半ばでその値が消えてしまうことにな る. このような状況に陥るのを防ぐため, Cascading バイパス回路は専用の回路を設けることになる.

## 4. 評価結果

本節では、ALU Cascading による IPC 向上と、 ALU Cascading のための回路を追加した実行部の遅



図7 Cascading 用バイパス回路を追加した RF ステージと EX ステージ

表1 フロセッサの仕様
-------------

命令発行幅	8
命令ウィンドウ	128 エントリ
LSQ	64 エントリ
int ALU	8
fp ALU	4
int mul/div	8
fp mul/div	4
分岐予測機構	8K-entry gshare/6-bit history/
	512-entry BTB/16-entry RAS
分岐予測ミス・ペナルティ	7 サイクル
メモリ・ポート数	8
1 次命令キャッシュ	64KB/32B-line/2-way
1 次データ・キャッシュ	64KB/32B-line/2-way
2 次キャッシュ	2MB/64B-line/4-way

延時間,および ALU Cascading のための回路の消費 電力を評価した結果を示す.

## 4.1 IPC 向上の評価

ALU Cascading による IPC 向上の評価には, SimpleScalar Tool Set<sup>8)</sup>を用い,その中に含まれる outof-order 実行シミュレータを用いた.シミュレーショ ンで仮定するプロセッサの仕様を表1 に示す.プロ セッサのパイプラインは 10 段であると仮定し,ALU Cascading を適用した時の IPC を測定した.今回のシ ミュレーションでは,ALU Cascading の対象を整数 加減算,シフト,論理演算といった,実行にかかる時 間の短い単純な ALU 演算命令に限定した.また,先 行する ALU 演算命令に依存する ALU 演算命令が複 数ある場合にも複数の後続命令との ALU Cascading を行える,1 対多の ALU Cascading をサポートして



いる. さらに、比較のため、ALU Cascading を無効 にした時の IPC や、同時にデコードされた ALU 演 算命令に対して 1 対 1 の ALU Cascading を行う命令 グルーピング方式<sup>4)</sup> の IPC も測定し、提案する命令 スケジューラによる ALU Cascading の効果を評価し た. ベンチマーク・プログラムは、SPECint2000 か ら 8 本を用いた.

図8にALU Cascading による IPC 向上率を示す. グラフ横軸はベンチマーク・プログラム,縦軸は IPC 向上率を表す.各ベンチマークに対する棒グラフは左 から,命令グルーピング方式で ALU Cascading を適 用した場合,提案方式で ALU Cascading を適用した 場合となっている.いずれのベンチマークでも,ALU Cascading を適用することにより IPC の向上が見られ た.平均 IPC 向上率は命令グルーピング方式で 2.3%, 提案方式で 3.8%となった.この命令グルーピング方 式との IPC 向上率の差は,ALU Cascading の対象が 同時にデコードされた命令に制限されない点や,1対 多の ALU Cascading が行える点によって発生するも のと考えられる.

必要とされるプロセッサ性能が ALU Cascading 適 用前と同じ場合,この IPC 向上を利用して,適用前 よりクロック周波数を更に下げることができるため, ALU Cascading を利用した消費電力削減が可能とな る.そのため,この IPC の向上は 3.7%の消費電力の 削減と取ることも出来る.

#### 4.2 実行ステージの遅延時間の評価

3.4 節で説明したように、ALU Cascading では、異 なる ALU 間で Cascading バイパス回路を開くこと によって先行命令から後続命令へデータをバイパスす る. Cascading バイパス回路の追加によって、結果フォ ワーディングのためのパスにマルチプレクサが1段増 えることになり、結果フォワーディングの遅延が増加 する.プロセッサのクロック・サイクル時間は整数演算 の遅延時間を基準にする場合が多いために実行ステー ジはクリティカルなステージとなり、さらに、結果フォ ワーディングは一般的に実行ステージでクリティカル・ パスとなるため、クロック周波数を低下させていない 状態において,結果フォワーディングの遅延が顕著に 増加することは好ましくない. また, ALU Cascading による演算を行う場合、データが Cascading バイパス 回路を通る際に、後続の ALU 入口でマルチプレクサ を2段通過し、これが Cascading バイパス回路の遅 延となる. 我々の方式では、クロック周波数を最大値 の半分まで低下した時点で ALU Cascading を適用す ることを想定しているが、もし前述の2段のマルチプ レクサによる遅延が顕著である場合、クロック周波数 を最大値の半分まで低下させても ALU Cascading を 適用できなくなる恐れがある.従って、このマルチプ レクサによる遅延が顕著であることは好ましくない.

本節では、Cascading バイパス回路を有する実行ス テージと有しない実行ステージを HDL で記述して論 理合成し、両実行ステージの結果フォワーディングの 遅延時間の差を評価する.また、Cascading バイパス 回路を有する実行ステージにおいて、ALU Cascading による演算の遅延を測定し、前述の Cascading バイ パス回路の遅延を含めた1演算あたりの遅延を評価 する.

回路を評価するため,整数演算部とパイプライン・ レジスタを設計した.回路の記述には Verilog HDL を 使用し,整数 ALU を 8 個有する実行ステージを仮定 した.ALU は not, and, or, xor, add, sub が実行 可能な 32-bit ALU とした.設計した回路の論理合成 には Synopsys 社の Design Compiler を使用し,論理

表 2 ALU Cascading なしの時の実行スラ	ージの遁	经時間
Cascading バイパス回路	なし	あり
結果フォワーディングの配線遅延 (ns)	0.71	0.88
ALU で減算を行う遅延 (ns)	6.63	6.63
合計 (ns)	7.34	7.51
比率	1.00	1.021

表 3 ALU Cascading 適用時の実行ステージの遅延時間

結果フォワーディングの配線遅延 (ns)	0.88
ALU で減算を行う遅延 (ns)	6.63
Cascading バイパス回路の遅延 (ns)	0.40
ALU で減算を行う遅延 (ns)	6.63
合計 (ns)	14.54
1 演算あたりの遅延 (ns)	14.54/2 = 7.27

合成の際のスタンダード・セル・ライブラリとして Oklahoma State University が提供する TSMC 0.18µm プロセスのライブラリ<sup>9)</sup>を使用した.結果フォワー ディングのパスは、ALU 出力側のパイプライン・レ ジスタから結果フォワーディングのための配線を通り, ALU で減算が行われた後,結果を ALU 出力側のパ イプライン・レジスタへ書き込むパス(図7の荒い破 線のパス)とした.また、ALU Cascading による演算 の遅延は、ALU 出力側のパイプライン・レジスタから 結果フォワーディングのための配線を通り, ALU で 減算が行われた後, 演算結果が Cascading バイパス回 路を通って別の ALU ヘバイパスされ,そこでも減算 が行われて結果を ALU 出力側のパイプライン・レジ スタへ書き込むパス (図7の細かい破線のパス)とし た. ALU における演算に減算を選択した理由は、減 数の2の補数を求める処理が必要となる減算が ALU 内で最も時間のかかる演算であり、実行ステージにお いて最もクリティカルな処理だからである.

表2にALU Cascading なしの時の実行ステージの 遅延時間の評価結果を示す. Cascading バイパス回路 がある場合,ない場合に比べて 2.1%遅延時間が増加 した.クリティカル・パスが実行ステージ以外にある などの理由によって,この 2.1%の遅延時間の増加が 許容できる場合,ALU Cascading はそのプロセッサ に実装可能となる.また,表3にALU Cascading 適 用時の実行ステージの演算の遅延時間の評価結果を示 す.ALU Cascading による演算の,1演算あたりの 遅延は7.27nsとなり,ALU Cascading なしの時の実 行ステージの遅延時間である 7.51ns より小さくなっ た.従って,ALU Cascading はクロック周波数を最 大値の半分まで低下させれば問題なく適用可能である ことが分かる.

表4 レジスタ・マップ表と等価なキャッシュのパラメータ

ライン・サイス	2-byte or 5-byte
セット数	64
アソシアティビティ	ダイレクト・マップ
書き込みポート数	16 ポート
読み出しポート数	8 ポート
プロセス・ルール	$0.09 \mu m$

## 4.3 追加回路の消費電力の評価

3.1 節で述べたように、ALU Cascading を適用した 命令スケジューラでは、既存のレジスタ・マップ表に エントリを増設する必要がある.これによって消費電 力が増加する.また,ALU Cascading を実行する組 み合わせ論理も電力を消費する. これらのうち, ALU Cascading の電力消費の大半を占めるのは,前者の増 設されたエントリであると考えられる.なぜならば, レジスタ・マップ表は全ての命令のデコード時に使用 され、毎サイクル、全ての命令がアクセスするためで ある. また, ALU Cascading を適用する場合は, 適 用しない場合よりも1クロック・サイクルあたりに実 行する命令数が増加するため,動作する ALU の個数 が増加する.一見、これは消費電力を増加させるよう に思える.しかしながら、この演算はプログラムの実 行に必要なものであり, ALU Cascading を適用しな い場合でも、いずれ、実行されなければならないこと に変わりはない. 従って, ALU Cascading を適用す る場合もしない場合も、プログラムを実行し終わった 時点での ALU における総消費電力は変わらない.な お, ALU Cascading を行うことにより, クロック・サ イクル時間の後半で演算を行う ALU においてグリッ チが大きくなることが考えられる.しかしながら、こ の問題は、カスケーディング用マルチプレクサの切替 えをクロック・サイクル時間の後半の開始に行い、ク ロック・サイクル時間の前半における入力を固定する ことによって、容易に回避することができる.

本節の評価では、レジスタ・マップ表をキャッシュ に見立て、キャッシュ・アクセスあたりの消費エネル ギーを計算するツールである CACTI3.0<sup>10)</sup>を用いて、 ALU Cascading 用の拡張のあり/なしで、レジスタ・ マップ表が消費するエネルギーを評価した.

評価にあたっては、レジスタ・マップ表を表4に示 すようなキャッシュと等価であると考え、ライン・サ イズのみ変化させて消費エネルギーを計算した.ライ ン・サイズは Preg のビット数, Output inst. entry のビット数,および Prev inst. entry のビット数によ り,表5のように決定される.なお、実際には各エン トリのビット数はもっと少ないが、CACTIの制限に

表5 レジスタ・マップ表の1ラインのビット数

ALU Cascading	なし	あり
Preg	8	8
Output inst. entry	8	8
Prev inst. entry	8 x 0	8 x 2
ALU inst. flag	0	8
合計	16	40

表	6 レジスタ・マップ表の消費エネル ジ				
-	ALU Cascading	なし	あり	1	
	消費電力 (nJ)	1.42	1.58	1	
	比率	1	1.13		

より8ビット単位に切り上げた.

表6にレジスタ・マップ表の1アクセスあたりの 消費エネルギーの評価結果を示す.表から分かるよ うに、レジスタ・マップ表の消費エネルギーはALU Cascadingを適用する場合は1.13倍の増加にしかな らないことが分かる.これは、元のレジスタ・マップ 表の消費エネルギーの大半がデコーダで占められてい たため、エントリのビット数を増やすことによる消費 エネルギーの増加が全体に及ぼす影響が小さいためで ある.

また、レジスタ・マップ表がプロセッサの消費電力 のうちどれだけを占めるかは、Wattch<sup>11)</sup>を用いたシ ミュレーションと、先行文献で調査した.5.1節の評価 条件のもとで、Wattch で SPECint2000 を実行した時 のレジスタ・マップ表の消費電力は、プロセッサ全体の 1%であった. また, 文献 12) によると, PentiumPro ではレジスタ・マップ表がプロセッサ全体の消費電力 の4%を占めるということが示されている. レジスタ・ マップ表の消費電力が1%しか占めていないならば、消 費電力の増加はプロセッサ全体の1%未満である.ま た、レジスタ・マップ表の消費電力が4%を占める場 合でも、やはり消費電力の増加は1%未満である.4.1 節の最後に記したように、IPC 向上を消費電力削減に 利用すると 3.7%の削減になるため, 追加回路の消費 電力の増加を差し引いても ALU Cascading によって 消費電力削減は可能ということになる.

### 5. 関連文献

ある ALU の出力を別の ALU の出力に接続し, 1 ク ロック・サイクル中に複数の演算を行うことを提案し ている論文は多数ある. 古くは, ベクトル・プロセッ サの性能向上のために提案されている<sup>5)</sup>. また, 時代 の流れに伴って, 当該手法の適用対象も変化し, マル チメディア処理への適用<sup>6)</sup>, GALS プロセッサへの適 用<sup>1)</sup> など提案されている.

しかし、このような演算を行わせる際に、out-oforder 実行を行うスーパスカラ・プロセッサの動的命 令スケジューリングを考慮したものは少ない.参考文 献 3) では, スーパスカラ・プロセッサにおいて, ALU Cascading と同様に、1 サイクル中に複数のデータ依 存関係にある命令を実行する CHAIN という手法を提 案している.しかし,そのアルゴリズムは命令列に対 する複数回のスキャンやオペランドの出現回数の計数 が含まれており、クロック・サイクル時間に大きな影響 を与えずにハードウェア化をすることが難しいと考え られる. それに対し, 我々はクロック・サイクル時間に 大きな影響を与えないように配慮しつつ、ハードウェ アの構成まで検討を行った.また,参考文献4)では, 同時にデコードされた命令に対して ALU Cascading で実行できる組を探し、それを1組の命令として、命 令ウィンドウの1 エントリに登録する手法が提案さ れている.この方法には、命令ウィンドウのサイズを 増加させることができるという利点もある.しかし, ALU Cascading 可能な命令が同時にデコードされた 命令に限定される点や、組となった命令を同時に発行 しなくてはならない制限がある.これに対し,我々は 上記の制限はなく、その上、1 対多の ALU Cascading 可能という利点もある.

## 6. ま と め

本論文では、ALU Cascading をスーパスカラ・プロ セッサに実装する時に必要となる、任意の命令の組に対 する ALU Cascading を行える命令スケジューラを提 案した.提案する命令スケジューラを SPECint2000 を用いて評価した結果、ALU Cascading を行うと、 IPC が平均で 3.8%向上するという結果になった.必 要とされるプロセッサ性能が ALU Cascading 適用前 と同じ場合、この IPC 向上を利用して、適用前より クロック周波数を更に下げることができるため、ALU Cascading を利用した消費電力削減が可能となる.そ のため、この IPC の向上は 3.7%の消費電力の削減と 取ることも出来る.

また, Cascading バイパス回路を追加した場合, 実 行ステージの遅延時間の増加は 2.1%であることが分 かった. クリティカル・パスが実行ステージ以外にある などの理由によって, この 2.1%の遅延時間の増加が許 容できる場合, ALU Cascading はそのプロセッサに 実装可能となる. また, ALU Cascading のために追 加した回路が消費する電力はプロセッサ全体の 1%以 下であり, IPC の向上から得られる 3.7%の消費電力 の削減を食いつぶすほど大きなものならないという結 果になった.

謝辞 本研究の一部は日本学術振興会科学研究費補 助金基盤研究 S(課題番号 16100001) による.

## 診 考 文 献

- 佐々木広,近藤正章,中村宏:GALS型プロセッサ における動的命令カスケーディング,情報処理学会 研究報告, Vol. 2005-ARC-164, pp. 67–72 (2005).
- 尾形幸亮,嶋田創,中島康彦,森眞一郎,富田眞 治:パイプラインステージ統合における ALU Inlining,平成 18 年度情報処理学会関西支部支部大 会講演論文集, pp. 203–206 (2006).
- 3) 孟林, 小柳滋: スーパースカラプロセッサにおける 動的 RENAME 手法と CHAIN 手法, 情報処 理学会関西支部支部大会講演論文集, pp. 207–210 (2006).
- 佐々木宏,近藤正章,中村宏:命令グルーピング による効率的な命令実行方式,情報処理学会研究 報告, Vol. 2006-ARC-170, pp. 73–78 (2006).
- 5) 長島重夫, 稲上泰弘, 阿部仁, 河辺峻: 動的チェイ ニングによるベクトルプロセッサの実効性能の向 上, 電子情報通信学会論文誌, Vol. J74–D1, No.12, pp. 836–845 (1991).
- 6) 山崎信行,伊藤務,内山真郷,安西祐一郎:柔軟な マルチメディア処理機構を有したリアルタイムプ ロセッサアーキテクチャ,日本機械学会ロボティ クスメカトロニクス講演会 '01, pp. 1-2 (2001).
- 7) 五島正裕, 西野賢悟, 小西将人, 中島康彦, 森眞 一郎, 北村俊明, 富田眞治: 行列に基づく Out-of-Order スケジューリング方式の評価, 情報処理学 会論文誌: ハイパフォーマンスコンピューティング システム, Vol. 43, No. SIG 6(HPS 5), pp. 13–23 (2002).
- Burger, D. and Austin, T. M.: The SimpleScalar Tool Set, Version 2.0, Technical Report CS-TR-97-1342, University of Wisconsin-Madison Computer Sciences Dept. (1997).
- 9) Stine, J.E., Grad, J., Castellanos, I., Blank, J., Dave, V., Prakash, M., Iliev, N. and Jachimiec, N.: A Framework for High-Level Synthesis of System-on-Chip Designs, *International Conference on Microelectronic Systems Education*, IEEE Computer Society, pp. 67–68 (2005).
- Shivakumar, P. and Jouppi, N. P.: CACTI3.0: An Integrated Cache Timing, Power, and Area Model, Technical report (2001).
- Brooks, D., Tiwari, V. and Martonosi, M.: Wattch: A Framework for Architectural-Level Power Analysis and Optimizations, ISCA-27, pp. 83–94 (2000).
- 12) Manne, S., Klauser, A. and Grunwald, D.: Pipeline Gating: Speculation Control For Energy Reduction, ISCA-25, pp. 132–141 (1998).