

# 大規模ボリュームデータの並列可視化環境の構築 —専用ハードウェアを用いた実装—

森 眞一郎, 中田智史, 高山征大, 丸山悠樹, 生雲 公啓<sup>☆</sup>  
津邑公暁, 五島正裕, 中島康彦, 富田眞治  
京都大学

## Parallel Visualization Environment for Large Volume Data — An Implementaion with Volume Graphics Card—

S. MORI, S. NAKATA, M. TAKAYAMA, Y. MARUYAMA, M. IKUMO<sup>☆</sup>  
T. TSUMURA, M. GOSHIMA, Y. NAKASHIMA, AND S. TOMITA  
KYOTO UNIVERSITY

### 1. はじめに

ボリュームレンダリングでは, シミュレーション等により得られた3次元空間上の数値データを, 色  $C$  と透明度  $t$  に対応づけて可視化することで, 3次元空間内部のデータの分布状況を可視化する. 具体的には, 視線上のボクセルの値を視点に近い順に  $v_0, v_1, v_2, \dots$  とするとピクセル値は次の式 (畳み込み演算) で計算される.

$$C_k = \sum_{i=0}^k (1 - t(v_i)) \cdot c(v_i) \cdot \prod_{j=0}^{i-1} t(v_j) \quad (1)$$

ここで  $c(v_i), t(v_i)$  はそれぞれボクセル値  $v_i$  を, 色, 透明度に変換して値であることを示している. さらに, 式 (1) は以下のような漸化式で表わされる.

$$C_k = C_{k-1} + (1 - t(v_k)) \cdot c(v_k) \cdot T_{k-1} \quad (2)$$

$$T_k = t(v_k) \cdot T_{k-1} \quad (3)$$

この畳み込み演算は, 演算区間をいくつかの部分区間に分割し, それぞれの区間に対する計算結果に対して, 再度畳み込み演算を行うことが可能であるという性質がある. そこで, 1) 複数のノードに分散して割当てた部分3次元空間 (以下サブボリュームと呼ぶ) に対して畳み込み演算を行い, 2) 各ノードで得られた画像と画素毎の透明度を, 視点からの距離の順番に従って順次パイプライン的に合成 (composition) する, という手法で並列処理が可能である.

このようなボリュームレンダリング処理の実装に際しては, 可視化用のハードウェア・アクセラレータを用いるか否か, また, ハードウェア支援を行う場合に, テクスチャベースの汎用グラフィックスカードを用いるか<sup>1)</sup>, あるいは, ボリュームレンダリング専用のハードウェアで実装するかの選択が可能である. 現在我々は, これら3つのケースに関して各々並列可視化環境の構築を行なっている<sup>2)</sup>.

本稿では, その中でもボリュームレンダリング専用のグラフィックスカードを用いた実装の概要について述べる.

### 2. ボリューム・グラフィックス・カードを用いた可視化システム

#### 2.1 システム構成

専用ハードウェアによる可視化システムは, 我々が既に開発した ReVolver/C40<sup>3)</sup> で採用したアーキテクチャをベースにしたもので,  $N \times N \times L$  のサブボリューム単位で並列化し, Ray Casting アルゴリズムを用いて, 1ピクセル分のピクセル値計算をサブボリューム単位でパイプライン処理することで目標とする描画速度を得る.  $N=4096$  とした場合, 可視化システムの構成としては128ノード構成のPCクラスタに, ボリュームレンダリング向けアクセラレータ (VisA: Visualization Accelerator)<sup>4)</sup> を装備し, VisA間を双方向高速リンクで接続する. 計算結果はVisA間リンクと同一規格のケーブルによりフレームバッファに送られ, ディスプレイへ表示される. 生成された2次元画像に対して, さらに後処理が必要な場合は, ホストPCに送り汎用のグラフィックスカードを用いて処理を行う.

ReVolver/C40では, 視線生成, ピクセル値計算, シェーディングの3ステージをそれぞれ専用のハードウェアを開発し構成していたが, VisAではピクセル値計算のみを重点的に専用ハードウェア化し, その他のステージで必要であつ




Fig. 1 ボリュームグラフィックスカードを用いた並列可視化システム

<sup>☆</sup> 現在, (株)オムロン

た処理は各 PC の CPU や汎用グラフィックスカードを用いて実行する。以下、VisA の主要構成要素について簡単に説明を行う。




Fig. 2 ノードと VisA

(1) ピクセル値計算パイプライン：32 個のピクセル値計算ユニット (PCU) をパイプラインに接続して構成する。表示に必要な RGB は 8bit であるが、誤差伝播の影響を軽減するため 16bit 固定小数点として色と透明度の演算を行う。パイプライン周波数は画面サイズとフレームレートから 128MHz となる。この部分の詳細は後で述べる。

(2) Look Up Table (C &  $\alpha$  LUT)：RGB 各 8bit の色情報と 8bit の透過率を保持する 256 エントリのルックアップテーブルである。

(3) ボリュームメモリ：ボリュームデータを格納するための容量 2GB のメモリで、 $4000^2 \times 32$  のサブボリュームを 4 セットまで格納可能とする。

(4) プリフェッチ機構：ボリュームメモリはパイプライン構成している全てのピクセル値計算ユニットから同時にアクセスされるため、所望のパイプライン周波数を実現するために、LUT とボリュームメモリの間にプリフェッチバッファを装備し、ボリュームメモリへのアクセス遅延に伴うパイプラインストールを最小化する。

(5) VisA 間リンク：このリンクは、レンダリングパイプラインにおいて計算途中の色情報、透明度情報、Z 値を送るためのリンクであり、約 1GB/s の転送速度が必要である。各ノードに隣接ノード間の双方向リンクと、フレームバッファへの出力ポートを設ける。

### 3. FPGA を用いた VisA プロトタイプボード

VisA は専用 ASIC で作ることを前提としたアーキテクチャであるが、現在我々は FPGA を用いて VisA のプロトタイプボード (VisA Pro) の製作を行っている<sup>\*</sup>。

VisA Pro は VisA の機能を約半分に縮小したもので、基本的な動作は VisA と同様である。図 3 に VisA Pro の概略構成を示す。

VisA Pro は、Xilinx 社の FPGA である Virtex-II シリーズの XC2V6000 デバイスをコアチップとして搭載し、Virtex-II の高速組み込み乗算器を用いて 16 段のピクセル値計算パイプラインを実装する。さらに、Look up Table ならびにプリフェッチバッファは FPGA 内に分散配置されているオン




Fig. 3 VisA Pro の概略構成

チップメモリを用いて実装する。

ボリュームメモリとしては PC2100 規格の DDR-SODIMM を 2 チャンネル装備し、最大 4.2GB/s のスループットを実現する。また、VisA 間リンクには DVI-D 規格の Dual Link channel を In/Out それぞれ 1 ポート設けることで、ボード間を最大 7.92Gbps でリング接続することが可能である。ホスト PC とは 64bit 幅 66MHz 動作の PCI バスを介して接続する。

現在、ピクセル値計算パイプラインの設計が完了しており、この部分に関して一部手作業で FPGA 上のガイド配置を行った後の自動配置配線の結果、CAD 上のシミュレータで 133MHz の動作を確認できた<sup>5)</sup>。

### 4. まとめ

本稿では、現在我々が開発を行なっているボリューム・グラフィックス・カードを用いた並列ボリュームレンダリングシステムについて、その実装の概要を紹介した。今後はボリュームデータの 3 重化が不要な並列アルゴリズム<sup>5)</sup>に対応したプリフェッチ機構の詳細設計に取り組む予定である。

### 謝辞

VisA プロトタイプ基板の開発にあたって、ご協力頂いた東京エレクトロニクスデバイスの成田氏、千野氏、本田氏、山田氏、尾花氏、小田島氏に慎んで感謝いたします。なお、本研究の一部は文部省科学研究費補助金 (基盤研究 (B)(2) 課題番号 13480083 ならびに 特定領域研究 (C)(2) 「情報学」課題番号 13224050) による。

### 参考文献

- 1) Marcelo Magallon, et al., "Parallel Volume Rendering Using PC Graphics Hardware," *Proc. of Pacific Graphics*, 2001.
- 2) 生雲 公啓 他, "実時間インタラクティブシミュレーションのための並列ボリュームレンダリング環境", 情報処理学会関西支部 支部大会 講演論文集 pp.121-124, 2002.
- 3) 對馬 他, "ボリューム・レンダリング専用並列計算機 ReVolter のアーキテクチャ", 情報処理学会論文誌, 第 36 巻, 第 7 号, pp.1709-1718, 1995.
- 4) 山内, 他, "アクティブボリュームレンダリングに基づくシミュレーションステアリング", 信学技報 CPSY2001-35, pp.1-8, 2001 年 8 月.
- 5) 生雲 公啓, "時変ボリュームデータの実時間可視化のための専用グラフィックスカード VisA の開発", 京都大学大学院情報学研究所 修士論文, 2003.

<sup>\*</sup> このボードは、東京エレクトロニクスデバイス (株) との共同企画で開発を行っており、汎用評価ボードとして販売の予定である