並列可視化アクセラレータの開発

シミュレーション結果の可視化に代表されるような、時変ボリュームデータの可視化を支援する、グラフィックスカードのプロトタイプシステムを高速大容量FPGAを用いて試作した。試作カードは、 64bit幅66MHz動作のPCIバススロットに装着可能で、計算機クラスタでのシミュレーション結果を、各ノード内のPCIバスを介して可視化用のグラフィックスカードに直接かつ並列に転送することでボリュームデータの頻繁な更新処理のオーバヘッドを軽減することが可能である。また、4096^3規模のボリュームデータの視点非依存の実時間可視化を実現するため、試作カードではPC2100規格のDDR-SDRAMを2 チャンネルとボリュームレンダリングパイプライン内に設けたプリフェッチ機構により、1ボード当り最大4.2GB/sのメモリバンド幅を提供する。さらに、グラフィックス・ボード間には DVI-D規格の Dual Link channel を In/Outそれぞれ1ポート設けることで、ボード間を最大7.92Gbpsでリング接続することが可能である。

大規模シミュレーションとの連携に関する研究

オペレータによる視覚、触覚等の五感を介したシミュレーションパラメータの変更に対応して、実時間でシミュレーションを行なうとともにその結果を提示する仮想体験型シミュレーションシステムの構成方式を検討した。具体的には、システムをシミュレーション(SIM)系とユーザインタフェース(UI)系に分離し、UI側でも必要最小限のシミュレーションをSIM系と同時並列実行することで実時間性を保証するとともに、一定期間毎にSIM系から送られてくる校正データでシミュレーションの精度を保証する手法（シミュレーション・キャッシングと呼ぶ）の検討を行なった。また、シミュレーション・キャッシングの実装手段として、Adaptive Mesh Refinement法と Multigrid法を応用した実時間シミュレーション・アルゴリズムの検討を行なった。

revolver@lab3.kuis.kyoto-u.ac.jp

Last modified: Mon Feb 16 16:41:44 JST 2004