京都大学 大学院 情報学研究科 通信情報システム専攻
コンピュータ工学講座 計算機アーキテクチャ分野 (富田研究室)

並列事前実行機構における主記憶値テストの高速化および再利用表圧縮技術の開発

関数およびループ構造に対して, 多重再利用や並列事前実行を適用するこ とにより, SPARC Application Binary Interface にしたがって作成され たプログラムを高速化する手法を提案した. また,本機構における再利用 テストでは、主記憶内容を逐次比較していたのに対し、外部機器などによ る主記憶書き換えを検出し、再利用表を効率よく無効化する機構を装備す ることにより、レジスタの比較のみにより主記憶内容の一致を保証する新 たな機構を考案し、再利用テスト時のオーバヘッド削減の1解決策を示し た。さらに,汎用CAMを利用して、さらに再利用表の圧縮および効率化を 図る技術の開発を行った.

ステレオ画像処理やJPEGエンコーダを用いた曖昧再利用の評価

区間再利用の応用として, カメラ画像を用いたステレオ画像処理において, 最も計算量を要する視差測定部に対し関数再利用を適用することにより, 関数再利用の有効性を示した. 曖昧再利用を適用した実装では, 最大 88% のサイクル数を削減でき, 汎用的な再利用機構で専用のメディア演算命令 に匹敵する効果が得られた. また, JPEGエンコーダに対して区間再利用 の適用可能性を検討し, 高速化を行った.

距離画像生成処理におけるメディアプロセッサの評価

ステレオ距離画像生成処理に対し, VLIW 型メディアプロセッサ FR-V, お よびメディア演算 命令を塔載した汎用マイクロプロセッサを用い, 処理 速度および消費電力の観点から評価, 比較を行った. 特に FR550 は処理 速度, 消費電力の両点において最も優れた結果が得られ, モバイル製品等 への組込用プロセッサとして適していることを示した.


reuse@lab3.kuis.kyoto-u.ac.jp
Last modified: Mon Feb 16 16:51:07 JST 2004