修士論文

並列事前実行における 専用連想検索装置の設計と評価

指導教員 富田 眞治

京都大学大学院情報学研究科 修士課程通信情報学専攻

高 洪波

平成18年2月3日

並列事前実行における専用連想検索装置の設計と評価 高 洪波

内容梗概

近年,スーパスカラ方式によるプロセッサの性能向上は頭打ちになってきて おり,他の性能向上手法である投機的マルチスレッディング(以下SpMT)の研 究が多く行われている.ただし,従来のSpMTでは,投機実行中の先行スレッ ド1つのみを主スレッドが引継ぐことしかできないという欠点がある.これに 対して提案されている,再利用および並列事前実行機構は,命令区間の再利用 性に着目し,入力の一致した先行スレッドの実行結果を主スレッドが利用可能 とする.また,専用コンパイラを使わず,手続きやループ構造の動的な検出に より,既存ロードモジュールへの適用が可能である.

本機構では,入力比較のために,再利用バッファと呼ぶ連想検索装置を用い る.再利用バッファに登録されている命令区間について今後の入力値を予測し, 主スレッドの実行と並行して投機スレッドを事前実行し,結果を再利用バッファ に登録する.これにより,入力が単調変化する場合など,過去の実行結果の単 純な再利用では効果がない命令区間に対しても高速化を図る.

しかし,汎用連想メモリにより構成した場合,登録および検索などの複合機 能に多くのサイクル数が必要であり,機構全体のボトルネックになる.

本論文では,再利用バッファの主機能(検索&書き込みと検索&読み出し)を 高速化する専用連想検索装置の設計を提案する.富士通社の0.18um プロセスを 用い,高速連想メモリ,優先検出機構および制御装置などのトランジスタレベ ル設計を行い,各機能を,1サイクル内に実現することを目標とした.HSPICE を用いた評価では,64 エントリの連想検索装置が2.2ns で動作した.この時の再 利用バッファの面積は0.339mm²で,消費電力は94mW であった.この64 エン トリの連想検索装置を8 コアで32 スレッドを実行可能なプロセッサ UltraSpare T1に搭載すると仮定すると,面積は0.025%,消費電力は0.13%の増加で済む ことから,本研究の成果がマルチコア型マイクプロセッサに対して有効である ことがわかった.

i

Design and Evaluation of Special-Purpose Associative Memory for Parallel Early Computation

GAO HONGBO

Abstract

Recently, it becomes difficult to improve the performance of microprocessors by superscalar technique. Instead, speculative multithreading (SpMT) is attracting more attention and widely recognized as a core technique to eliminate power dissipation and improve the effectiveness of parallelism of high-end processors in the next generation.

In conventional SpMT, the main thread takes over the data from only one prior speculative thread. In order to improve the effectiveness of SpMT, I proposed a SpMT model called Parallel Early Computation which exploits the hardware based multi-level region-reuse mechanism with a shared associative buffer. Each set of input is memorized in the reuse buffer, and reused by main thread later. The nested regions are identified dynamically while executing the conventional load modules, which are generated by widely-used compilers. As a result, recompilation or binary annotation is unnecessary.

In this model, CAM is used to compare all inputs of the region. However, using the conventional CAM requires lots of cycles for search-and-write and search-and-read operations. It will result in poor performance of the system.

For the purpose of solving the problem described above, the design of a highspeed CAM for Parallel Early Computation is introduced in this thesis. By using Cadence IC Design Platform and FUJITSU 0.18us layout rule, Schematic and Layout of CAM, SRAM, and Control Circuit are dessigned. By using HSPICE simulation, the 64 entry reuse buffer can operate correctly in 2.2ns. The chiparea is $0.339mm^2$, and the power consumption is 94mW. Recently announced 8-core processor, such as UltraSparc T1, the area and power consumption are increased by 0.025% and 0.13% respectively. This thesis shows that above mechamism can improve the performance of SpMT.

並列事前実行における専用連想検索装置の設計と評価

目次

第1章	はじめに	1
第2章	研究の背景	3
2.1	投機実行	3
2.2	SpMT	4
2.3	再利用	4
第3章	並列事前実行機構	7
3.1	概要	7
3.2	命令区間の動的抽出.............................	8
3.3	一時記録機構...............................	12
3.4	入出力の木構造	14
3.5	ハードウェアモデル	15
第4章	再利用バッファの構成と動作	17
4.1	構成と動作の概要	17
4.2	具体例	17
4.3	汎用連想メモリを用いた場合の問題点	21
第5章	連想検索装置の設計	23
5.1	構成	23
5.2	動作	23
5.3	メモリ部の設計 (CAM, RAM)	28
	5.3.1 RAM セル	28
	5.3.2 CAM セル	29
	5.3.3 センスアンプ	30
	5.3.4 メモリ性能を左右する要素	32
5.4	空きエントリ検出器..........................	34
5.5	制御装置 (GATE)	36
第6章	評価	40
6.1	単体性能....................................	40

6.2	専用連想検索装置の性能・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	40
第7章	おわりに	47
	謝辞	48
	参考文献	49

第1章 はじめに

近年のプロセッサ高速化手法として,複数命令を並列実行するスーパスカラ 方式がある.しかし,一般的なプログラムにおいて並列実行可能な命令数は高々 2程度と言われており,命令レベル並列性の追究だけでは今後の性能向上が見 込めなくなってきている.また,回路の大規模化により,消費電力が膨大にな る問題が生じている.

一方,次世代ハイエンドプロセッサにおいて,消費電力を抑えつつ並列度を 向上させる中核的技術として,マルチコアが注目されている.マルチコアとは, 2つ以上のプロセッサコアを1個のパッケージに集積したマイクロプロセッサで ある.各プロセッサコアは基本的に独立しているため、それぞれのプロセッサ コアは他のプロセッサコアに影響されることなく動作できる.さらにマルチコ アプロセッサで単一スレッドアプリケーションの性能を向上させるために,投 機的マルチスレッディング(Speculative Multithreading:以下,SpMT)」と呼ば れる技術が提案されている.SpMTとは,値予測に基づく投機実行により,ス レッドレベルの並列度を確保する手法である.一般的なSpMTは,投機実行ス レッドと通常実行スレッド間で一対一のデータ受け渡しを行っている.従って, レジスタおよび主記憶入出力の比較機構が必要となるが,一般に再コンパイル を行い,静的解析に基づいて付加情報の埋め込み(アノテーション)を行うこ とで実現している.

これに対し,本論文では,区間再利用を用いた並列事前実行を提案している. 再利用(Reuse)とは一般に,関数呼び出しやループなどの命令区間について, 入出力セットを記憶しておき,再び同じ入力により命令区間を実行しようとす る際に,記憶しておいた出力を利用して命令区間の実行を省略する高速化手法 である.本機構では,プログラムを構成する命令区間を多入力多出力の複合命令 と捉え,動的に検出した複数の複合命令を複数のコアにより並列実行するため, 再コンパイルやアノテーションが全く不要である.本手法における並列事前実行 機構では,入出力比較のための再利用バッファとして連想メモリ(CAM:Content Addressable Memory)を用いることを想定している.再利用バッファに登録さ れている命令区間の各々について将来の入力値を予測し,主スレッドの実行と 並行して投機スレッドを事前に実行し,結果を再利用バッファに登録する.こ れにより,入力が単調変化する場合など,過去の実行結果の単純な再利用では 性能向上が見込めない命令区間に対しても,高速化を図ることができる.

しかし,汎用連想メモリを用いる構成では,CAMの検索の結果,複数のマッ チラインがアサートされ得るために,アサートされたマッチラインのうち唯一 のマッチアドレスを出力するためのプライオリティエンコーダを設け,最優先 ラインに対応するマッチアドレスのみを生成する必要がある.その後,改めて 当該マッチアドレスを用いてRAMを参照する構成とすることにより,連想検 索装置全体におけるマッチアドレスの競合を防止できる.しかし,プライオリ ティエンコーダは,マッチライン数の増加とともに長い処理時間が必要となる. このため,深いCAM,すなわち,多くのマッチラインを有するCAMを構成す る際には,プライオリティエンコーダがボトルネックとなり,高速化が困難と なる.プライオリティエンコーダ自身の消費電力も問題となる.また,再利用 バッファを連想検索する時,後続命令区間の入力パターンを予測するために,検 索の結果一致した CAM の内容を履歴表に格納する必要がある.しかし,汎用 CAM のビットラインは検索と読み出し機能を兼ねることができないので,検索 結果を読み出す際に改めて読み出しサイクルを設ける必要がある.

本論文では,以上のような汎用連想メモリを用いる構成の問題点を解消する 効率的な専用連想検索装置を提案する.以下,第2章で研究背景について述べ, 本研究の位置付けを明らかにする.次に,第3章では,並列事前実行の詳細に ついて述べ,第4章で本論文が再利用バッファの構成について述べ.第5章で 本論文提案する連想検索装置の設計について述べる.その後,第6章 HSPICE による評価を行う.

第2章 研究の背景

本章では,関連研究である投機実行,SpMT,および再利用について概観する.

2.1 投機実行

投機実行は,命令アドレスを対象とするものとオペランドを対象とするもの に大別できる.命令アドレスに関する投機実行は,さらに静的分岐予測と動的 分岐予測に分類できる.前者は,コンパイラが分岐予測を行い,命令中に予測 情報を埋め込む手法である.後者は,コンパイラに頼らず,実行時に履歴を用 いて分岐先を予測する手法である.分岐方向には偏りがあり,過去2回程度の分 岐履歴情報を用いて十分に予測可能と言われており、比較的単純なハードウェ ア機構により実現できることから,多くの商用プロセッサが動的分岐予測を採 用している.一方,オペランドの投機実行は,さらに,アドレス予測と値予測 に分類できる.アドレス予測の代表として, Next Line Prefetch がある.ある キャッシュラインが参照されると,近い将来,次のラインを参照すると予測し, 主記憶からプリフェッチする手法である. 値予測では, 履歴に基づいて命令の実 行結果を予測し、予測値を入力として後続命令を投機的に実行する、予測が正 しければ後続命令が先行命令の完了を待つ時間が短縮され,誤りの場合は,投 機状態にある命令を無効化し,正しい入力値を用いて再実行する.このため,投 |機実行を適用しない場合より性能が低下する場合がある.また,予測値を常に 検証する必要があるため,ハードウェアが複雑になる欠点もある.値予測には, 大きく次の手法がある。

Last-value 予測:同じ命令アドレスにおける前回の演算結果をそのまま使用 する手法である.さらに,動的に予測可能かどうかを判断するCT(Classification Table)を用いて,予測ミスを削減する機構が提案されている[1].

Stride-based 予測: 最近の2回の演算結果の差分をS,最近の演算結果をB とした場合に,S+Bを予測値とする[2].

Two-level 予測: 命令ごとに最近の4種類の演算結果と,各演算結果の過去の出現回数を記録する.後者が既定値に達した時に,対応する演算結果を予測値とする.

ハイブリッド予測: Last-value 予測と Stride-based 予測, または, Stride-based 予測と two-level 予測を組み合わせる手法である.

ところで,投機実行においては,予測値の検証が必要性であるため,命令の実 行時間そのものを削減することはできない.このため,厳密な検証が必要とな る値自身を投機対象とするのではなく,予測したアドレスに基づいて load 命令 を事前に実行し,効果的なプリフェッチを図る予備実行(Precomputation)の 研究が多く行われている[3,4,5].

2.2 SpMT

SpMTは,値予測に基づく投機実行により,スレッドレベル並列性を利用し て高速化を図る手法である.主記憶一貫性を保証するために,一般的には,投 機スレッドの開始後に,主スレッドが投機スレッドのソースオペランドを上書 きした時点で投機実行を無効化する.Gopalら[6]は,マルチプロセッサシステ ムにおいて,各主記憶値の予測値を複数保持するSpeculative Versioning Cache を提案している.各キャッシュラインには順序づけされたラインセットが保持 される.キャッシュはラインセットから無効化応答を受け取ると,無効化信号を プロセッサに送信する. Marcuello ら [7,8] は,トレースに基づく増分予測を提 案している.増分は,当該トレースの前回実行時における,トレース終了時の 値とトレース開始時の値の差として求める.Oplinger[9]らは,CALLされた関 数本体および関数復帰後に続く命令列を並列実行する手法を提案している.文 献 [6,7,8,9] とは対照的に, Codrescu ら [10] は, ループイタレーションや関 数呼び出しではなく, load 命令を契機にスレッドを起動することにより, 細粒 度の投機スレッドを生成可能な自動分割手法を提案している.投機的データを 保持するキャッシュは,主スレッドを実行するプロセッサが発行するストアに より生じる擾乱を検出する.また Marcuello ら [11] は,コントロールグラフお よび到達可能性に基づく,プロファイルベースの投機スレッド起動手法を提案 している.

2.3 再利用

再利用とは,実行時に入出力セットを再利用バッファに記憶しておき,再び同 じ入力により命令が実行されようとした場合に,過去に記憶しておいた出力を 利用することにより命令の実行自体を省略する高速化手法である.投機的手法 ではなく,予測失敗による無効化を必要としない特長がある.ハードウェアに よるものや,ソフトウェア支援によるものが提案されている.動的かつ効率よ く基本ブロックを切り出すことは難しく,簡単化のために,コンパイラが再利 用を行う専用命令を生成し,ハードウェアに伝える方法が一般的である.しか し,専用命令を使用する場合は,専用コンパイラが生成したロードモジュール のみが高速化対象となり,既存ロードモジュールは高速化できない欠点がある.

ハードウェアのみによる手法として, Sodaniら [12] は,最大 1024 エントリ からなるフルアソシアティブの再利用バッファを用いる単命令を対象とした汎 用的な再利用を提案している.各エントリは,命令オペランドの値および命令 結果を保持する.また,ロード命令が再利用可能であることを保証するために, 主記憶有効ビットおよび主記憶アドレスが保持される.ストア時には,主記憶 アドレスが連想検索され,無効化される.Costaら[14]は,ロード/ストア命令 を対象から除外したうえで,フルアソシアティブの表による再利用手法を提案 している.

ソフトウェア支援によるものには,Huangら[15]の,コンパイラが再利用区間 内に閉じたレジスタ出力の登録を省く,基本ブロック再利用方式がある.Connors ら[16]は,コンパイラによる区間切り出しとハードウェアサポートを組み合わせ た手法を提案している.最後のロードから次のロードまでの間にストア命令が 存在しなければ主記憶比較を省略する.再利用バッファの最大サイズは128KB 以上である.Connorsら[17]はまた,コンパイル時の情報だけでなく,実行時 情報も用いることにより,再利用バッファの割り当てを最適化する手法を提案 している.Huangら[18]は,一般に基本ブロックの入出力数は様々であるため, 有限幅の再利用バッファを効率的に使うことができないとし,基本ブロックを サブブロックに分割することにより,再利用バッファに登録可能な入出力数を 揃える方法を提案している.

他にも,入力の一致判定に寛容性を持たせる曖昧再利用[19]や,ロード命令 に限ってアドレスおよびロード値を再利用する手法[21,22]が提案されている. 投機実行の結果を一部再利用する研究も行われている.Rothら[23]は,過去 のレジスタマッピングを書き戻すことにより,以前の失敗した投機実行におい て書き込まれた物理レジスタを再利用する方法を提案し,SPECベンチマーク プログラムの実行時間を最大11%削減している.また,再利用とデータ駆動ス レッドを統合した,投機的データ駆動マルチスレッディングを提案しており[24], SPEC ベンチマークプログラムの実行時間を最大25%削減している.事前実行 の結果は,レジスタリネーミングを利用して物理レジスタに格納される. 再利用と投機実行を組み合わせた手法も研究されている.Wuら [25] は,コ ンパイラが再利用区間の切り出しを行い,再利用不可能である場合には再利用 区間の出力値を予測して,後続区間の実行を投機的に開始する手法を提案して いる.これにより,4命令および8命令同時発行の構成において,SPECベンチ マークプログラムの実行時間を1.25倍から1.4倍高速化している.この手法で は,出力値の予測が外れた場合,後続区間の投機実行をキャンセルする必要が あり,コストおよびオーバヘッドが問題となる.Molinaらは,投機スレッドと 主スレッドを組み合わせる手法を提案している.投機スレッドによる実行済み の命令はFIFOに格納され,主スレッドはそこから命令を取り出してソースオ ペランドを比較し,一致した場合は投機スレッドの結果を用いる.これにより, 4命令同時発行の構成において,SPECベンチマークプログラムの実行時間を, 最大1.33倍,平均で1.16倍高速化している.

第3章 並列事前実行機構

本章では,本研究の対象である並列事前実行機構[26,27]について説明する.

3.1 概要

並列事前実行は,主スレッドや投機スレッドが並列実行した結果を再利用す るために,多対1のデータ引継ぎ構造を有する SpMT である.本機構では,プ ログラムを構成する命令区間を多入力多出力の複合命令と捉え,動的に検出し た複数の複合命令を並列実行し,主スレッドの実行結果も含む複数の実行結果 を再利用することにより,主スレッドが実行する命令を大幅に削減する.投機 スレッドを事前に実行することにより,同一入力が出現する間隔が長い場合や 入力が単調に変化する場合など,過去の実行結果の単純な再利用では効果がな い場合においても再利用の効率を上げ,高速化を図る.この点において,事前 実行は従来の予備実行とは異なる.また,命令区間の複雑な入れ子構造につい ても多重に再利用する機構を提案している.

一般に,同一入力値が出現する間隔の長い命令区間や,入力値が単調変化し 続ける命令区間に対しては,投機実行による効果が高いと予想できる.しかし, 各命令区間の性質や投機実行による削減ステップ数は事前には分からない.こ のため,初めて実行する命令区間については,直ちに投機実行用プロセッサに より数回分の事前実行を試みる.その結果,対象の命令区間が主実行用プロセッ サによる高い登録頻度を有し,かつ投機実行用プロセッサが登録したエントリ の再利用頻度も高い場合,事前実行による効果が高いと考え,継続して投機実 行用プロセッサによる投機対象とする.以下では,主スレッドを担当するプロ セッサを MSP (Main Stream Processor),投機スレッドを担当するプロセッ サを SSP (Speculative Stream Processor)と呼ぶ.

並列事前実行機構のスレッド間の関係を図1に示す.MSPは,通常実行する プロセッサであり,可能である場合は命令区間の再利用を行う.一方,複数の SSPは,MSPと並行して投機的実行する.演算器,レジスタ,一次キャッシュは 各プロセッサごとに独立しており,再利用バッファ,二次キャッシュ,入力の予 測機構および主記憶は全スレッドが共有する.本機構の特長は,コンパイラ支援 を必要としない点,および再利用区間の入力値を予測の対象とするため,失敗 した投機実行をキャンセルする必要がない点である.入力比較の際にキャッシュ



図1: 並列事前実行の構造

内容まで比較することにより, 主記憶参照を必要とする命令区間に対しても再 利用が適用できる利点がある.また本機構では, 主記憶一貫性保証の手法とし て, 一般的な SpMT で採用されている無効化ではなく, 一部比較を用いる.書 き換えられたアドレスを記憶し, 再利用時に当該アドレスのみを比較すること により, 再利用率を低下させることなく主記憶入力値比較コストを軽減できる.

3.2 命令区間の動的抽出

再コンパイルや静的解析に基づく付加情報の埋め込み(バイナリアノテーショ ン)を必要とすることなく、プログラムから適切な命令区間を抽出する機構は、 SPARC アーキテクチャを前提としている.ロードモジュールが SPARC ABI (Application Binary Interface)に従って生成されていることを利用し、関数の 多重構造を動的に把握することにより、関数の局所レジスタやスタック上の局 所変数を再利用における入出力値から除外できる.特に関数については、複雑 さに関わらず、最大6のレジスタ入力、最大4のレジスタ出力、および、局所 変数を含まない最小限度の主記憶アドレスおよび値の登録により再利用と事前 実行が可能である.

SPARC アーキテクチャでは, プログラムは常に計32個の汎用レジスタを使用



図 2: レジスタウィンドウ

できる.汎用レジスタには,大域変数を格納する global レジスタ(%g0~%g7), 引数および作業用に使用する out レジスタ(%o0~%o7),引数および返り値を 格納する in レジスタ(%i0~%i7),局所変数を格納する local レジスタ(%l0~%l7)がある.レジスタはレジスタウィンドウ(図2)と呼ぶグループに編成さ れる.各レジスタウィンドウはオーバーラップしており,隣接するウィンドウ 間で一部のレジスタが共有される.各ウィンドウは上記の%on,%ln,%in($0 \le n \le 7$)から構成され,%o7は隣接するウィンドウの%i0と同一である.%ln は各ウィンドウに固有である.

現在のウィンドウは, CWP (Current Window Pointer) レジスタの内容によ り決定される.CWP の値は save 命令によって増加し, restore 命令によって減少 する.save 命令と restore 命令は, 関数呼び出し時と終了時に実行される.save 命令により, 以前に% として参照していたレジスタは% となり, 新しく% お よび% が割り当てられる.一方, restore 命令により, 以前に% として参照し ていたレジスタは% となり, 新しく% および% が割り当てられる.

save 命令によるレジスタ割付けは, restore 命令を実行するまで保存される. しかし, save 命令が続くと, レジスタウィンドウの容量を超過し, 新たなレジ



図 3: スタック

スタ割付けができない.この場合はウィンドウオーバフロー割り込みが発生し, レジスタの内容がスタックに退避される.逆に restore 命令が続くと,ウィンド ウアンダフロー割り込みが発生し,スタック上の値がレジスタに戻る.すなわ ち,オーバフローおよびアンダフローの際には主記憶参照が生じ,命令の実行 が遅れる.

スタックは, 主記憶の高位アドレスから低位アドレスに向けて伸びる. 有効な スタックの下限アドレスが, スタックポインタと呼ばれるレジスタ%o6(%sp) に格納され,図3に示すように, save 命令により積まれる関数フレーム分だけ 減じされ,元の値はフレームポインタと呼ばれるレジスタ%i6(%fp)に格納さ れる. restore 命令の場合は逆の操作が行われる.

また一般的に, 主記憶上では, 大域変数を格納するためのデータ域とスタックのためのデータ域との境界がOSにより設けられる.この境界をLIMITと呼ぶことにし, 大域変数と局所変数の区別に用いる.LIMIT以上%sp 未満の領域は無効データ領域である.

以上のレジスタウィンドウおよびスタックを用いて関数呼び出しの仕組みを 説明する.関数は,CALL命令,または,プログラムカウンタ(PC)を%o7に 書き込む jmpl 命令により呼び出される.関数の引数は%o0~%o5 に入る.引数 が7word 以上ある場合には,前述のスタックに格納する.第7word は%sp+92 に,第8word は%sp+96 に格納される.以降の引数も同様にスタックに積まれ る.さらに関数を呼び出す関数(非 leaf 関数)は save 命令を含む.save 命令の実



図 4: 関数とループの類似性

行により,%i0~%i5に引数,%i6(%fp)に以前のスタックポインタ,%i7には 関数呼び出し時のPCの値が格納される.返り値は1wordの場合%i0に,2word の場合は%i0および%i1に格納される.さらにrestore命令によって,返り値は %o0および%o1として参照できる.

一方, leaf 関数の場合は, save 命令および restore 命令はなく,復帰には,第 1 オペランドが $\%07+\alpha$ ($\alpha > 0$) である jmpl 命令が用いられる.引数には%00~%05,返り値には%00 および%01 が用いられる.

さて,動的に命令区間および入出力を特定するために,始点と終点を容易に 特定できる関数およびループを対象とする.図4に,関数とループの類似性を示 す.CALL命令の飛び先を始点とし,最初に到達したreturn命令を終点とする 命令区間を関数と認識し,引数および大域変数を入力として記録する.同様に, 後方分岐命令の飛び先から,同一後方分岐命令までの命令区間をループと認識 する.ただし,後方分岐命令を検出して初めてループ始点がわかるため,ルー プ1回目のイタレーションは検出できない.また,ループ内の局所変数は動的 に識別不可能であるため,参照したレジスタおよび主記憶アドレスを全て入力 とみなして記録する必要がある.ループは,関数と異なり,複数の異なるルー プが同一先頭アドレスとなる場合がある.このため,ループの記録には分岐先 アドレスも含める必要がある.ループの完了以前に関数から復帰したり,入出 力の容量超過によりループの記録が中止されることがない場合,対応する後方

	/——Inp	out (256 Records)	Output (256 Records)	•
Level-1 RW %sp	Compare Type Reg./Mem Flag Address	n. 16bytes-data	Type Reg./Mem. Address 16bytes-data 16bits-mask	
Level-6 RW				Ξ
% sp	C.F. Type	Addr. Word0 Word1 Word2 Word3	Type Addr. Word0 Word1 Word2 Word3	
• Subroutines valid	1 Subroutine Head	Top %00 %01	Return Val %00 %01	
	1 Args	····· %02 %03 %04 %05	Memory Addr. Val.	
	0/1 Memory	Addr. Val.		
For Loops	1 Loon Head	Top CC %e0 %e1	Cond Code CC %o0 %o1	
	1 Loop Heau			
	1 Register(%g0-3,,%	%f28-31) Val.	Register(%g0-3,) Val.	
	0/1 Memory	Addr. Val.	Memory Addr. Val.	

図 5: RW の構成

分岐命令を検出した時点でループが完結する.

3.3 一時記録機構

本節では,入出力を記録する一時記録機構(RW)について述べる.

ループの場合,レジスタ参照やloadのうち,自身が上書きする前の読み出し については,レジスタ番号や主記憶アドレス,および各読み出し値の全てを入 力として記録する.また,書き込みについては最終値が残るように逐次記録し, 入力に対する上書きの検査にも用いる.

関数呼び出しについても同様に入出力を記録する.ただし,スタックフレーム 上に配置する内部変数は,初期化後に読み出し,関数終了時に捨てる.SPARC アーキテクチャでは,大域変数は命令領域に続く低位アドレスに配置し,スタッ クフレームは高位アドレスから低位アドレスに向かって伸びる.大域変数とス タックフレーム下限の境界はOSが静的に決定すること,また,スタックフレー ム間の境界は関数呼び出し直前のスタックポインタの値により決まることを利 用して,あるアドレスが大域変数であるか,またはどの関数の局所変数である かを識別できる.さらに SPARC アーキテクチャにはローカルレジスタの規定 があり,同様に記録を除外できる.

命令区間実行中に入力を記録する際には,既に出力側に登録されているかど うか検査する必要がある.重複登録を避けるためには入力側の検査も必要であ る.出力についても,既に出力側に登録している場合には上書きしなければな らない. 図5にRWの概要を示す.命令区間の種類(関数またはループ)に応じてType 部にレコードの種別を格納し,各Typeに従って残りのフィールドに値を格納 する.

RWは,現在実行中の最内命令区間(レベル1)から最外命令区間(レベル6) のそれぞれについて一組の入出力を時系列に記録する構造である.より内側に 新たな命令区間を検出した場合は,最外命令区間の記録(レベル6)を破棄し, 登録中のレベル2~6に読み替え,空いた RWをレベル1として使用するリング 構造としている.入力側(in),出力側(out)の総容量をそれぞれ一次キャッ シュ程度の32KBに抑えつつ,入れ子関係にある6重の命令区間の入出力を記 録するためには,1つの命令区間あたり約5KBが利用可能となる.1Byteごと に1bitのマスクビットを用意するとして,データに利用できるのは4KBであ る.16Byteを1レコードとして,連続するレジスタまたは主記憶アドレスの内 容を記録する.各レコードには先頭アドレス番号または先頭アドレスを付加す る.主スレッドについては以上の機構により,命令区間を実行しながら入出力 を RW に記録する.

なお,投機スレッドは実行結果が保証できないため,キャッシュを経由した 主記憶への書き込みはできない.命令区間の入出力に矛盾が生じないためには, ストア後のロードはキャッシュを参照してはならない.また,自身がストアし ない限り同一アドレスからロードする値は同じでなければならない.前述のよ うに,ループについては代わりに RWout を出力先として利用できるものの,関 数は内部変数の格納場所として RW 領域を利用できないため,一次キャッシュ と同程度のローカルメモリを用意する必要がある.以上をまとめると,投機ス レッドは,ローカルメモリ,RW,一次キャッシュを以下の優先順に参照しなけ ればならない.

(1) ローカルメモリ:内部変数を再利用対象としないためには,手続きが参照する内部変数はローカルメモリへ,大域変数および上位の命令区間が使用するスタックフレームの参照は入力として RW へ,それぞれ振り分ける必要がある.このためには,図6に示すように,上位の命令区間が使用するスタックフレームを避けて,OS が静的に決定する大域変数とスタックフレーム下限の境界(LIMIT)にローカルメモリを割り付ける.さらにローカルメモリの最上位アドレスを投機スレッド開始時のスタックポインタ初期値とすることにより,この問題を解決できる.投機対象の最外区間がループの場合,フレームは作成せず,



図 6: 投機スレッドにおけるスタックフレームと記録先の関連付け

正常なプログラムである限り, ローカルメモリに該当する領域(LIMIT からス タックポインタ値まで)のアドレスを使用することもない.

(2) レベル1の RW_{out}: ローカルメモリ範囲外からの load は,自身が書き込 んだ値を最優先するために,レベル1の RWout を優先する.

(3) レベル1の RW_{int} RWout にない場合は,過去に一次キャッシュから読み 出して RWin に登録したものを優先する.

(4) 上位 RW: 以上を最高レベルまで繰り返す.

(5) 一次キャッシュ: いずれの RW にもない場合は,命令区間にとって初めての参照であるため,一次キャッシュを参照して RWin に登録する.

また,入出力セットがどの命令区間に属するかを識別するために,区間表 RF を用意する.RFは命令区間の先頭アドレスを格納し,256種類程度の区間を管 理することを想定している.

3.4 入出力の木構造

前節に述べたように,命令区間の入力とは,レジスタや主記憶アドレスの参照により得られる値であり,出力とは,レジスタや主記憶アドレスへ格納される値である.命令自身が変更されない限り,同じ入力に対して同じ実行結果となり,参照順の入力が異なる命令以降について実行結果が枝分かれしていく.すなわち,命令区間の入力セットは,図7に示すように,レジスタ番号や主記憶アドレスがノード,各内容が枝となる多分木中の1つのパスとして表現できる.



図 7: 入力セットの木構造



図 8: SpMT のハードウェアモデル

過去に出現した入力および予測入力をこのような木構造に格納すれば,可変 長の入力セットに対応でき,枝に相当する記憶領域を節約できる.命令区間を 認識すると,区間の識別子から木構造の根を選択し,各ノードに記録されたレ ジスタ番号または主記憶アドレスから現在の値を読み出し,複数の枝の中から 値が同一である枝を順に選択することを繰り返す.最終的に末端に到達した場 合,対応する出力を再利用する.

3.5 ハードウェアモデル

これまでに述べた機構のハードウェアモデルを図8に示す.主スレッドを担当 する MSP および投機スレッドを担当する複数の SSP が,再利用バッファ(Reuse Buffer)および二次キャッシュを共有する.Region-tableでは,ストライド予測 により,MSPが実行あるいは再利用した命令区間の入力履歴から予測値を生成 し,SSP 起動に間に合うように各 SSP の Predicted Value 領域へ送る.予測対 象はレジスタ,定数アドレス,フレーム内定数アドレスである.RWin を再利 用バッファへ蓄積する際,同時に入力履歴として RF に格納する.入力履歴は RWin の1行分が時系列に2セット並んだ FIFOであり,フラグを立てたレコー ド単位にストライド予測を適用して予測値を求める.予測値のレコードも RWin と同様に参照順に並ぶため,SSP は全予測値の転送を待たずに投機実行を開始 できる.

SSPのload命令は, Predicted Value 領域の予測値を優先的に使用し, RWin に登録する.以降は前述のように(1) RWout(2) RWinの優先順に参照する ので, SSPから見た主記憶空間は他プロセッサの干渉を受けない.MSPおよび SSPは,各命令区間の入出力を各 RWへ記録し,命令区間実行完了時に再利用 バッファへ送る.MSPは,後方分岐命令および関数呼び出し命令の検出と同時 に RBの連想検索を行い,再利用可能なパスが存在する場合には,再利用バッ ファの出力値をレジスタおよび主記憶アドレスに書き込む.

第4章 再利用バッファの構成と動作

本章では,再利用バッファの構造を説明し,汎用連想メモリで構成した場合の問題点を述べる.

4.1 構成と動作の概要

命令区間の実行が終了すると,RWに記録した入出力セットを,再利用バッファ(RB:Reuse Buffer)に格納する.再利用バッファの構成を図9に示す.RBin は CAM 部および RAM 部から構成される連想検索装置である.RBin の CAM 部に各枝,RBin の RAM 部に各ノードが対応する.また,入出力セットがどの 命令区間に属するかを識別するために,区間表 RF を用意する.RF は命令区間 の先頭アドレスを格納し,命令バッファに格納した区間を管理することを目的 している.

RBin の CAM 部の各エントリは,当該エントリの親ノードを指すインデク ス(Key)と,入力値(Val.) およびそのマスク(Mask)を格納する部分からな る.RBinのRAM 部の同一エントリが,次に参照すべき主記憶アドレス(next addr.),およびそのアドレスに対する書き換えが発生したか否かを記憶するフ ラグ(cont)を保持する.MSP は命令区間の実行開始時に RBin を参照し,入力 セットが完全に一致するエントリが見つかった場合,当該エントリに対応する 出力を RBout から一次キャッシュおよびレジスタに書き戻す.これにより,命 令区間の実行を省略できる.SSP は,再利用バッファのこれまでの入力セット から予測される入力セットを受け取り,投機実行を行う.投機実行の結果得ら れた入出力セットは,MSP と同様に命令区間の実行終了時に RW から再利用表 本体に登録する.

4.2 具体例

図10にRWへの登録例を示す.Strlen(str)は,NULL文字により終端した文 字列引数のバイト数を数える関数とする.この関数を命令区間として実行した 結果,引数に文字列 "ABCDEF"が与えられた場合と,"ABCDEFG"が与え られた場合について,命令区間の入力および出力を記録すると,図10の下段に 示すRWinおよびRWoutが得られる.この2つの記録を木構造として表現した ものを上段に示す.







図 10: RW へ登録

図11 に示すように,関数 strlen("ADCDEF")が実行される場合に,まず,第 1 引数に対応するレジスタ R0 から文字列の先頭アドレス (00010000 と仮定)を 読み出してローカルレジスタ Rs に複写する. Rs が指すアドレスに NULL 文 字を検出するまで Rs を 1 ずつ増加させ,文字列長 Rs-R0 を改めて R0 に格納 し手続きを終了する. RWin には,第1 レコードに手続きの先頭アドレスおよ びレジスタ R0 の内容 00010000,第2 レコードにアドレス 00010000 と7 バイト 値 "41424344454600",第3 レコードに終端を記録する. RWout には,第1 レ コードにレジスタ R0 の内容 6,第2 レコードに終端を記録する.

手続き終了時には,各MSP/SSPのRWに一時的に登録しておいた入出力セットをまとめて再利用表に登録する.各エントリにタイムスタンプを設け,参照



図 11: RB へ登録

したパスに属するエントリについてはタイムスタンプを更新し,古いタイムス タンプのエントリを定期的に消去することにより,長期間使用しない枝を刈り 取ることができる.RBinから空きエントリを検索し,空きエントリがなけれ ば,タイムスタンプの最も古いエントリを一括削除する.空きエントリが見つ かれば,RWの各レコードを1ノードとして順に登録する.

登録の結果,ある一つの命令区間に対する入力セットのパターンは,図10上のような木構造を形成する.ノードは参照すべき入力アドレス,枝はその格納値であり,根から葉までの経路数が,命令区間の入力セットのパターン数となる. 再利用表上では各枝と次に参照すべきアドレスを1エントリとする.RBinのCAM部に当該枝の値と親エントリを指すインデクスを保存し,RBinのRAM部の同一インデクスに,次に参照すべきアドレスを登録する.ただし,親が根である場合は-1とする.

以後 strlen(str) を呼び出す前に初期キー (-1), strlen の先頭アドレスおよび レジスタ R0 の値により RB の CAM 部分を連想検索し,エントリ番号 (200) に ヒットした場合はさらに RAM 部分の nextkey(200) および nextaddr から読み 出した主記憶値を用いて RB の連想検索を繰り返すことにより,木構造から 1 つのパスを選択する.各バイトごとに検索マスクを設けているため,文字列長 が異なっていても正しく検索できる.検索を繰り返し,RAM 部分に終端 (end)



図 12: 主スレッドがストアを実行

を検出した時,対応する RBout が正しい出力値である.

また,図11に示すように,連想検索のオーバーヘッドを下げるために,比較 フラグ cont を設ける.RBin に記録する際には,不要な比較を行わないよう cont フラグを0にリセットする.当該アドレスを更新するまでの間,第1レコード の一致のみにより cont=0に到達し,直ちに命令区間を再利用できる.

MSP が文字列 "ABCDEF "を "ABCDEFG "に変更する時, すなわち主スレッド が "G\0 "を 10012 にストアする時, 図 12 に示すように RBin に対して変更が行わ れる. RBin の CAM 部を連想検索し, 更新した 10010 と一致するエントリ (210) から当該エントリの key 部 (200), type 部 (mem), addr 部 (10010) を取り出し, key 部により指定されるエントリ (200) の cont に 1 をセットし, alt.key, alt.type, alt.addr にそれぞれ 210, mem, 10010 を格納する.以後, strlen(str) を再利用す る際には, 第 1 レコードの一致により cont=1 に到達し,本来の key/type/addr の代わりに, alt.key, alt.type, alt.addr を用いることにより, 第 2 レコードを 飛び越えて第 3 レコードを検査でき,連想検索回数を抑制できる.

図 13 は, strlen("ABCDEFG") が実行される時, RWin および RWout に再度 記録される過程を示している.その後,当該 RWin および RWout を RBin およ び RBout に追加登録する.追加登録は,まず RBin の CAM 部を連想検索し, RW におけるアドレス 00010010 の内容が既に RBin に登録した内容と異なるの で, nextkey を 210 とする新たなエントリを追加する.従って入力パターンが





図 13: 主スレッドが再度 strlen(0001000C) を実行し,新しい RBin を登録

RBin に多分木構造を生成できるのである.

さて,連想検索装置により構成する RBin に必要な機能は次の通りである. Search & Write 操作: RBin の内容を RWin に登録する際には, RBin の連

想検索を行い,既登録であるか否かを判定し,既登録である場合には登録 を行わず,未登録の場合には,連想メモリの空きエントリを選択して書き 込む.

- Search & Read 操作: MSP が RBin を検索する際には, RBin の連想検索を行い, 既登録であるか否かを判定し, 既登録である場合には当該 RBin エントリに属する連想メモリ (CAM) および通常メモリ (RAM) を読み出し, 未登録の場合には,検索を終了する.
- 4.3 汎用連想メモリを用いた場合の問題点

再利用バッファは,連想メモリ (CAM) と通常メモリ (RAM) を RBin および RBout として構成することを想定している.本節では汎用連想検索メモリを用 いた場合の問題点について述べる.



図 14: 汎用連想検索装置

汎用連想メモリを用いる構成 (図 14) では, CAM の検索の結果, 複数のマッ チラインがアサートされ得るために, アサートされたマッチラインのうち唯一 のマッチアドレスを出力するためのプライオリティエンコーダを設け, 最優先 ラインに対応するマッチアドレスのみを生成する必要がある.その後, 改めて 当該マッチアドレスを用いて RAM を参照する構成とすることにより, 連想検 索装置全体におけるマッチアドレスの競合を防止できる.しかし, プライオリ ティエンコーダは, マッチライン数の増加とともに長い処理時間が必要となる. このため, 深い CAM, すなわち, 多くのマッチラインを有する CAM を構成す る際には, プライオリティエンコーダがボトルネックとなり, 高速化が困難と なる.プライオリティエンコーダ自身の消費電力も問題となる.

また,再利用バッファを連想検索する時,後続命令区間の入力パターンを予 測するために,検索の結果一致した CAM の内容を予測履歴表に格納する必要 である.しかし,汎用 CAM のビットラインは検索と読み出し機能を兼ねるこ とができないので,検索の結果を読み出す際に改めて読み出しサイクルを設け る必要がある.以上により市販の汎用連想メモリを再利用バッファとして使用 する場合は,入出力パターンの検索と書き込み,検索と読み出しは別サイクル となる.前節に述べた再利用バッファの登録および検索操作に数サイクルを必 要とするため,高速化が困難である.

第5章 連想検索装置の設計

本章では,前述した問題を解決するために専用連想検索装置の構成を検討し, 各部分の設計を進める.

5.1 構成

前章に汎用連想検索装置の問題点を検討した.当該問題点を解消するために, 専用連想検索装置(図15)を提案する[29].

専用連想検索装置では, Search & Write 機能, すなわち, 指定した書き込み データが登録済であれば登録せず, 未登録であれば空きエントリに対して高速 に登録し, 唯一のマッチラインがアサートされることを保証する機構を設ける ことにより, 汎用連想メモリのプライオリティンコーダを省略し, 高速化を図 る.また, Search & Read 機能, すなわち, 検索の結果, 一致した CAM の内 容を直接読み出す代わりに, RAM が保持する CAM と同じマスクビットパター ンを同時に読み出し, 検索データ自身と組み合わせることにより, 間接的に連 想メモリの内容を読み出す機構により, 高速化を図る.

専用連想検索装置の全体構成を図 16 に示す. 左から順に, CAM 部, V ビット検索部(CV),制御部(GATE), V=0 空きエントリ検出器(ENC), V ビット 読み出し部(RV), RAM 部である.検索データは, SD/XSD および V/XV によ り CAM 部および V ビット検索部に与えられ,検索結果が MATCH 信号により GATE 部に入力される.同時に, V ビット読み出し部から V ビット情報が空きエ ントリ検出器に与えられ, V=0 であるエントリが 1 つ選択される.制御部は以 上の情報に基づいて,検索データに一致するエントリが存在する場合には RAM 部に対して Read 動作を指示し,存在しない場合には,CAM 部および RAM 部 に対して Write 動作を指示する.専用連想検索装置では,Search & Read およ び Search & Write が各々1 サイクル内に動作することを目標とした.

さらに,再利用バッファをブロック化し[30], CAM を深さ方向に分割し,登録または検索するデータの一部を用いて検索範囲を自動的にしぼり込むことにより,低消費電力と高速動作の両立を図る.

5.2 動作

本節では,専用連想検索装置における登録および検索動作について説明する.







図16: 各ブロックと信号線名

図17は,RWの各レコードを再利用バッファに登録する際のSearch & Write 動 作のタイミングチャートである.サイクル1A前半では,CAM部の連想検索に備 えて,CAM部の全マッチラインが1にプリチャージされる(MATCH Precharge). 同様に,RAM部の読み出しに備えて,RAM部の全ビットラインが1にプリ チャージされる(RAM-BL-precharge).また,未登録であることが判明した際 の空きエントリを1つ準備するために,VALIDビットが0である全エントリの 中から最も優先順位が高い空きエントリを探す動作が,後述のENC64にて開 始される(V=0:priority-0-detector).本動作にはプライオリティエンコーダと同 様に相当の時間を必要とするので,サイクル1Aにて開始しておく.

サイクル1A後半では,書き込みデータを CAM 部の SD/XSD および RAM 部の WD/XWD に与え,CAM 部については連想検索を開始すると同時に,全 てのマッチラインが0すなわち一致するエントリが皆無である(ALL0 が高電 位)ことを調査するために,GATE 部の ALL0 信号のプリチャージを開始する.

サイクル1Bでは,連想検索の結果に基づき,MATCHが高電位であること が判明した行に対応する RAM 部の Word-Line (RWL)を駆動して RAM の読 み出しを開始し, RBの次エントリの内容と比較して検証を行う.この時,実 行しているプログラムが正常なプログラムである限り検証が失敗することはな い. RAM 読み出しのためのセンスアンプに必要な RAM-READ-ENABLE 信号 (RREN)は,ALL0信号をそのまま用いてオンにすることができる.引き続きサ イクル2Aでは、サイクル1Aと同様、次のCAM部の連想検索に備えて、全 マッチラインが1にプリチャージされる.同様に,RAM部の読み出しに備え て, RAM 部の全ビットラインが1にプリチャージされる.また,未登録である ことが判明した際の空きエントリを1つ準備するために, V ビット(V ビット =0時,対応される行が空いている)が0である全エントリの中から最も優先順 位が高い空きエントリを探す動作を開始する.サイクル2Bでは,連想検索の 結果に基づき,MATCHが低電位である場合には,RAMを読み出さず,1つも マッチしない場合にはALL0信号が1となることを受けて ,あらかじめ探してお いた空きエントリに関する CAM および RAM の WL(CWL/RWL) をオンにし, 当該空きエントリに次 RB の内容を書き込む . 同時に , SD/XSD/WD/XWD に 用意しておいた書き込みデータを CAM/RAM 内のビットラインに伝えるため に, ALL0 信号を受けてセンスアンプの WRITE-ENABLE 信号をオンにする. 図 18 は RB の検索および読み出し動作に関わるタイミングチャートである.



図 17: Search & Write のタイミングチャート



図 18: Search & Read のタイミングチャート

サイクル3Aでは, CAM部の連想検索に備えて, 全マッチラインを1にプリ チャージする.また, RAM部の読み出しに備えて, RAM部のビットラインが 1にプリチャージされる.

サイクル3A後半では,検索したい現レジス夕等の内容を CAM 部の SD/XSD に入力し,サイクル3Bに既登録であれば RAM 部が読み出される.RAM 部に は CAM 部のマスクビットパターンが格納されており,検索したい現レジスタ 等の内容と合わせて,CAM 部の直接読み出しに替えることができる.引き続 きサイクル4Aでは,CAM 部の連想検索に備えて,全マッチラインが1にプ リチャージされる.また,RAM 部の読み出しに備えて,RAM 部のビットライ ンを1にプリチャージする.同時に,前回の検索の結果RAM 部から得た,次 に比較すべきレジスタ等のアドレスを元に,現レジスタ等の読み出しを開始す る.サイクル4A後半では,次に比較すべき現レジスタ等の内容を CAM 部の SD/XSD に入力し,未登録であればサイクル4Bにおいて全MATCH が0とな るので,これを検知して,検索を終了する.



⊠ 19: SRAM Cell

5.3 メモリ部の設計 (CAM, RAM)

RBin の CAM 部分は,最も古いエントリを消去する時に使用するタイムスタ ンプ tsid, RF から命令区間を削除する時に使用するインデクス rfid,親ノード の RBin インデクス key,および入力データ val からなり,幅 128Byte の CAM に格納できる.RBin の RAM 部は,CAM 部と同様の tsid と rfid,入力アドレ スに対し書き換えがあったか否かを示す値 cont,レジスタかメモリのどちらか らの入力であるかを示す値 type,次に参照すべきアドレス addr.,次の入力と なる値のマスク値 valm からなり,幅 128bit の RAM に格納できる.RBout は RBin と同様の tsid と rfid からなり,幅 128bit の RAM に格納できる.

本節では CAM, RAM およびセンスアンプについて述べる.

5.3.1 RAM セル

RAM 部は命令区間の入力値のアドレスを保存する装置である.図19に示す ように,6T SRAM Cellを採用した.

RAM Cell に書き込む場合には,1) 入力 DATA を BL 線上に置き,XDATA を XBL 線上に置く;2) 次に,書き込む目標行に対応する Word-Line に高電位を加え,N5 と N6 のゲート側に1を入力すると,BL および XBL が RAM Cell に接続される;3) 入力データが RAM Cell に保存される.

RAM Cell から読み出す場合には,1)BL および XBL を高電位にプリチャー ジする;2)次に Word-Line に信号が加えられる;3) Cell 中のプルダウントラン



☑ 20: CAM Cell

☑ 21: Mask Bit

ジスタ (N2, N0) によって, BL または XBL が放電される.例えば, B が高電 位であり,XBが低電位である場合に,XBL側が0に放電される.

5.3.2 CAM セル

図 20 に示すように, CAM Cell は 10 個のトラジスタにより構成される.正負 1組のビットラインは書き込みデータと検索データの両方を伝える.

CAMは,まず,マッチラインを1にプリチャージした後に,Search DATAを BL および XBL 上に置くことにより検索を行う. 一致しない Cell が存在する場 合に,マッチラインが0に引き下げられる.図21が,CAMのマスク部である. 1バイトの CAM ごとに1 ビットのマスクを設け,当該バイトを比較対象とする かどうかを判断する.マスクが1であればマスク部のマッチラインがデータ部 のマッチラインと繋がり,当該バイトのデータが比較される.マスクが0であ ればマスク部のマッチラインはデータ部のマッチラインと繋がらず,当該バイ トは比較されない.

CAM に登録する時,16 バイトを1 レコードとして,連続するレジスタまた は主記憶アドレスの内容を記録する.従って,CAMの横幅(1行分の長さ)は 16 バイトとなる. CAM の検索機能として, 横幅が 16 バイトであればマッチラ イン線が長いため,遅延時間が大きくなる.図22は幅が16バイトの場合のシ ミュレーション結果であり,上から各々プリチャージ信号,1bitのみmismatch



図 22: CAM の検索

である場合のマッチライン, すべての bit が mismatch である場合のマッチライン, Match である場合のマッチラインの波形を示している.このシミュレーションにより, 全ビットが不一致である場合は放電速度が速いため, 当該マッチラインは0.23ns で0となった.しかし,1ビットのみ不一致である場合には,マッチラインに充電された大量の電荷は,1組のマッチトラジスタを通して放電され,当該 bit のマッチトラジスタがボトルネックになり,放電速度が2.7ns 以上となった.

以上の予備実験の結果,検索速度を速くするために,マッチラインを8分割 する方式を採用した.2バイトごとに1つのサブマッチラインを設け,8本のサ ブマッチラインからマッチラインを作る.分割方式の長所は,マッチライン上に 充電される電荷が減少し,不一致である場合の放電速度が速くなる.本構成を 図23に示す.P5,P6およびP90によりサブマッチラインをプリチャージし,検 索データをBLおよびXBLに置き,Search動作を始める.検索データと合わな いCAM Cellが存在する場合には,MLA側が0にプルダウンされ,XMATCH 側が1になり,N83を介してマッチラインが0になる.

5.3.3 センスアンプ

センスアンプ回路は,メモリデータ読み出し時に生ずる微小な電位差をすば やく検出し,増幅する回路である.つまり高感度と高速性が要求される.本設



☑ 23: 2Byte CAM

計はラッチ形センスアンプを採用している.

ラッチ形センスアンプ回路の基本構造を図 24 に示す.センスアンプの制御 ノードは Sense Amp Enable(SEN), Bit Line Precharge(BPRE), Sense Amp Prearge(SPRE) であり,入力データが WD と XWD,出力データが RD および XRD,アクセス制御が Write Enable(WEN) および Read Enable(REN) である.

書き込み時の動作は以下の通りである.

1) 入力データを WD および XWD に置く.

2) 書き込みを行うメモリセルに対応するワードラインを1にする.

3) WEN に VDD 電位を加え,入力データノードをビットラインに接続し,書 き込み動作が開始する.

4) 入力データは N9 および N14 を通じビットラインの電位を上げ, プルアッ プされたワードラインに対応する RAM セルに書き込まれる.

読み出しの場合は,

 BPREに0電位を入力し,BLおよびXBLをプルアップトラジスタP3,P0, P4を通じて高電位にプリチャージする.ビットラインは長いので(本設計では 64 エントリの場合に bit-Line の長さが 452um である),長いプリチャージ時



🗷 24: Sense Amp. Schematic

間が必要となるものの, BPRE トラジスタの幅(W)を増大することによって, プリチャージ動作を速くできる.

2) 同時に SPRE にも 0 信号を入力し,センスアンプの出力線をプルアップト ラジスタ P9, P10, P11 を通じる高電位にプチチャージする.

3) 次に読み出す行に対応するワードラインをプルアップし,メモリセルをセンスアンプに接続させる.

4) センスアンプの REN および SEN を on にし,センス動作を開始する.
5.3.4 メモリ性能を左右する要素

図 25 に, CAM の構造を示す.以下にメモリ性能を左右する要素を列挙する. アドレス デコード遅延 (address decoding latency) アドレスをラッチす



図 25: CAM の全体構成

る時間およびワードラインを選択する遅延時間である.この遅延の原因は,行, 列アドレスのマルチプレクシングおよびデコーディング論理の伝播遅延である.

ワードライン遅延 (word-line delay) ワードラインをプルアップする遅延 時間である.

ビットライン遅延(bit-line delay)センスアンプを通して,メモリセルの 内容が読み出されるための遅延時間である.この遅延はビットライン構造,配 線のRC遅延,Cell-to-bitの容量比率およびセンスアンプのトポロジ構造によっ て影響される.

出力遅延(Output delay)データがセンスアンプから出力パッドまで伝播 される時間である.これも RC 遅延である.

本設計では, アドレス デコーダおよびプライオリティエンコーダを省略でき るので, アドレス デコーディング遅延は無く, 主な遅延はビットライン遅延で ある.



5.4 空きエントリ検出器

空きエントリ検出器は,Vビット読み出し部において,V=0を示す複数エントリから1つを選択する回路である.空きエントリ検出器はVビット検索部, Vビット読み出し部,優先エンコーダから構成される.

CV は V ビット検索部である.V ビット検索部は,有効な CAM エントリの みを検索対象とするために,CAM 検索結果と一体となり,V=1 であるエント リのみを検索するための追加ビットである.V ビット読み出し部(RV)と同じ 値を保持するよう制御される.Vビットが0である場合,CAM 部の同行が空い てることを表示している.CV セルは図 26 に示すように,構造は CAM セルと 同じであり,マッチラインが一つのインバータを通して N83 のゲート側に接続 される.N83 のドレインは同行 CAM 部の同行のマッチラインと繋がり,N83 の ソースは GND と繋がる.N83 のゲート電位(XMATCH)が1となり,N83 の ソースとドレインが導通し,プリチャージされた CAM のマッチラインが0 に プルダウンされる.これにより,CAM の当該行の検索が省略される.

RV は V ビット読み出し部である, RV Cell を図 27 に示す.XBL 側を一つの インバータを通して出力する.検索時には, V ビット検索部に対して V=1 を 用いて検索が行われると同時に,空きエントリ検出時には, V ビット読み出し 部に対して V=0 エントリの選択が行われ,空きエントリ(行)に有効データが 書き込まれる際には, V ビット検索部および V ビット読み出し部の両方に対し て,当該行のビットに V=1 が書き込まれる.

V ビットの優先エンコーダは, 最初に検出した V=0 エントリを選択し, 当該



₩ 28: ENC4



表 1: lnorand の論理関係

A1	A2	S	XS	X1	X2
0	0	0	1	1	1
0	1	0	1	1	0
1	1	0	1	0	0
1	0	0	1	0	1
Х	Х	1	0	0	1

表 2: ENC4 入出力の論理関係

A0	A1	A2	A3	X0	X1	X2	X3
0	0	0	0	0	1	1	1
1	0	0	0	1	0	1	1
1	1	0	0	1	1	0	1
1	1	1	0	1	1	1	0

行を書き込み対象とする.図 28 に 4 入力 4 出力の優先エンコーダの schematic を示す.図 29 に優先エンコーダ中の lnorand ゲートの回路を示す.表に lnorand の論理関係を示す.

ENC4 は, RV から読み出された 4 つ V ビット(A(0,3))を入力とする.な お,入力信号(A0,A1,A2,A3)と,ENC4の出力信号(X0,X1,X2,X3)の 対応関係を表1に示す.64 エントリの連想検索装置の場合に,16 個の ENC4 を 並列接続する優先エンコーダを用いる.

表2の論理関係により,優先エンコーダ部は,CAMの空きエントリ中の最上 行に最も近い空きエントリを書き込み対象として選択する.

5.5 制御装置 (GATE)

図 30 は,制御部の各行ごとの構成である.登録動作の場合には1,検索動作の場合には0と与えるWRITE 信号,CAM部マッチラインからのMATCH 信号,および,空きエントリを検出するD信号から,RAM部のワードラインを駆動するRWLと,CAM部のワードラインを駆動するCWLを生成する.RWEN, RREN,RSENは,各々,RAMのWrite enable 信号,Read enable 信号,Sense



図 30: GATE の回路

enable 信号である.

マッチラインの全てが0である場合,検索が失敗するため,書き込み動作を 行う必要がある.このために,全てのマッチラインが0であるかどうかを示す ALLOB 信号を作る.1つもマッチしない場合にはALLOB 信号が0となる.登 録時,Write 信号が1であり,ALLOB が1により相補形スイッチS1がオンにな る.XWRITE の電位が0になり,インバータを通してセンスアンプのWRITE-ENABLE 信号(RWEN)をオンにして,書き込みデータをCAM/RAM内のビッ トラインに伝える.同時にあらかじめ探しておいた空きエントリ情報をD 信号 として入力し,XWRITE の電位が0であると,スイッチS2がONになり,S1 を通して CAM の Word-Line(CWL)をプルアップし,当該空きエントリに登 録データを書き込むことができる.同時に,XWLの電位(N30とN39のゲート の電位)が0であるので,RAM Word - Line(RWL)が放電されず,高電位を 保持したままとなるため,当該行に書き込む.また,ALLOB はインバータを通 して,センスアンプの Read Enable(RREN) および Sense Amp Enable(RSEN) と接続する.ALLOB がの時0は,RRENとRSENが無効となる.

検索データが CAM に既登録である場合には,このデータに対応するマッチラ インが高電位に保持され,ALLOB 信号が1となる.インバータを通して RREN が0になり,RSEN が1になり,センスアンプを通してデータを読み出すこと. スイッチ S1 がオフになるため,XWRITE の電位が1になり,インバータを通 して RWEN が0になる.XWRITE の電位が1であるので,スイッチ S2 がオフ となり,CWL が0に保持される.なお,検索データを読み出す時は,CAM か ら直接に読み出す必要はない.検索データと一致した CAM の行により,当該 行の RAM の WL をオンにして,RAM からマスク値を読み出すことができる ためである.

以上は1行に対応する GATE の回路動作である.GATE8 は図 31 に示すよう に,GATE に基づいて8行のマッチラインおよびワードラインを並列制御する ものである.ALL0 が8行分共有され,ALL0A 信号がGATE 部から出力する ALL0 信号であり,当該信号を増幅し,ALL0B 信号としてGATE 部に入力す る.P90 およびP6 は充電用トラジスタであり,クロック信号 XCK2 が P90 の ゲートに入力され,CK2 時点(前節に述べたように,本装置では,一つ動作ク ロックが四つサブクロックからなる)にXMATCH 側を充電する.GATE 部で は,全てのマッチラインがプルダウンされていれば,検索が失敗であり,図 30



☑ 31: GATE8

の N90 のソースとドレインが導通せず,充電された XMATCH は放電されず, 高電位を保持できる.XMATCH はインバータを通して N83 のゲートに入力さ れ,XALLOA の電位が0 であるため,N83 のソースとドレインが導通しない. CK2 が終了すると,XALLOB が N11 および N2 を通して GND と接続し,放電 される.この結果,ALLOB 信号が0 となり,CAM の書き込み動作を開始する. CAM の検索が成功である場合は,アサートされたマッチラインが高電位を保持 し,ALLOA 信号を放電する.XALLOA 側の電位が1 になり,N2 のゲート入力 電位が0 となる.従って充電された XALLOB 側の電位が高電位となり ALLOB に入力する.ALLOB 信号が1 であるため,CAM 部の読み出し動作を開始する.

以上は ALL0 信号の制御の概要である .64 エントリの場合には ,8 個の GATE8 を並列接続し,クロック入力,ALL0 信号,RWEN,RSEN および RREN が共 有される.

第6章 評価

本章では,各々エントリ数が異なる連想検索装置回路を評価し,動作周波数 を求める.具体的には,CADツールを用いて,設計回路のレイアウトから容量 抽出を行い,HSPICEによる回路シミュレーションを行った.

6.1 単体性能

図 32 と図 33 は, 32 エントリと 64 エントリの CAM のレイアウトから抽出し たネットリストにおける Read & Write 動作をシミューレートした時の波形であ る.このシミュレーションでは,アドレスデコーダのゲート容量と相当するイ ンバータとそれに付随するワードラインを用いて,ワードライン遅延をシミュ レートした.実際は,第4章で述べたように,専用連想検索装置にはアドレス デコーダはない.この評価では,メモリ全体の性能を測るため,ワードライン 遅延も加えて考察した.

32 エントリの CAM の読み出し時間 (ワードライン遅延も含む)は 0.3ns であ り,64 エントリは 0.38ns であった.一方,32 エントリの CAM の書き込み時間 (ワードライン遅延も含む)は 0.31ns であり,64 エントリでは 0.33ns であった.

図 34 は, CAM の検索時の波形である. グラフは上からそれぞれプリチャー ジ信号, 1bit が mismatch 時のマッチライン, 2bit が mismatch 時のマッチライ ンである. CAM の横幅が長い(128 bit)ため,検索速度を速くするためマッチ ラインを8分割する方式を採用した(第4章参照). 1 ビットのみ不一致の時,横 幅が128bit の CAM の検索時間は 3.9ns であり, 2 ビットが不一致の時,検索時 間は 2.6ns であった.

6.2 専用連想検索装置の性能

図 35 に,センスアンプの入力データから RAM の1行目に書き込む時,ビットライン中の高電位側の電位が1から0に下がる波形を示す.各エントリ数ごとの結果をグラフ中の折れ線により示しており,左からそれぞれ32,64,128,256,1024 エントリに対応する.求めた Write Time を表3に示す.

図 36 は,センスアンプを付けず,メモリの1行目からデータを読み出す時の, 高電位側のビットラインの電位変化波形である.表4に,BLとXBLの電位差 が 60mV および 100mV になるまで必要時間,すなわち読み出す行のワードラ



図 33: 64 エントリ CAM Read & Write 表 3: Write Time

エントリ	16	32	64	128	256	1024
$\operatorname{Time}(\operatorname{ns})$	0.28	0.28	0.29	0.33	0.45	1.17







図 35: Write 遅延



図 36: Read 遅延

表 4: センスアンプの電位差が発生するまでの時間

エントリ	16	32	64	128	256	1024
電位差 60mV	0.042	0.064	0.104	0.183	0.351	0.877
電位差 100mV	0.063	0.099	0.163	0.306	0.585	1.734

表 5: 放電率

エントリ	16	32	64	128	256	1024
放電率 (mV/ps)	1.600	1.085	0.667	0.381	0.210	0.057

インがプルアップされてからセンスアンプが動作を開始するまでの必要時間を 示す.表5はエントリ数が異なるメモリのビットラインの放電率である.

膨大なエントリ数(256以上)のメモリブロックはビットラインが長いため, ビットラインの放電率が低くなり,アクセス遅延が大きくなる.メモリブッロ クの容量としては,256エントリ数以下のCAM を再利用バッファとして採用 すべきであると言える.



図 37: 32 エントリの専用連想検索装置の動作シミュレーション

図 37 に,専用連想検索装置の動作を示す.CAMのエントリ数が 32 の場合, 動作クロックは 1.9ns であった . Cycle0(Search & Found) では , WRITE 信号を 1とする, すなわち, 登録サイクル (Search & Write) である.まず, CAM 部の 全マッチラインが,1にプリチャージされ,同時にRAM部のビットラインもプ リチャージされる.ここで CAM の 0 行目のマッチラインがアサ トされるため, 入力値が既登録であることを検知し,ALL0 信号が放電される.ALL0 信号に より , RAMのRead Enable(REN) およびSense Amp Enable(SEN) 信号をオン にする.また, CAM の0行目のマッチラインにより RAM の0行目のワードラ インをオンにし,0行目からデータを読み出す.Cycle1(Search & Not-Found & Write) では, CAM のマッチラインが1つもマッチしないため, ALL0 信号が1 となり, あらかじめ探しておいた空きエントリ (CAM の1行目) に関する CAM および RAM のワードライン (CWL/RWL) をオンにし, センスアンプの WRITE ENABLE 信号 (CWEN および RWEN) もオンにし, 入力データを CAM の1行 目に登録している.Cycle2(Search & Found & Read)では,WRITE 信号が0と なるので,検索動作となる.検索したい入力値が,CAMの2行目に既登録であ ることを検知し,2行目のマッチラインに対応するRAMのWord-lineをオンに



図 38: 64 エントリの専用連想検索装置の動作シミュレーション

表 6: 正常動作クロック

エントリ	16	32	64	128	256	1024
動作クロック (ns)	1.7	1.9	2.1	2.5	3.4	5.6

表7: 平均電流と電力

エントリ	32	64	128
平均電流 (mA)	38.3	52.4	55.2
電力 (mW)	69.1	94.1	99.7

表 8: CAM Layout 面積

エントリ	32	64	128	1024
面積 (mm ²)	0.180	0.339	0.658	5.42

し、次入力のアドレスを読み出すと、同時に間接的にCAMの内容を読み出し、
履歴として履歴表 (Region Table) に登録している. Cycle3(Search & Found) で
は、検索データが CAM に未登録であることを検知し、検索を終了している.
図 38 は 64 エントリの場合の波形である.動作クロックは 2.2ns 以上であった.

第4章に述べたように,本装置を用いて連想検索する時,ALL0信号を用いて 入力値の検索が成功したかどうかを判断する.しかし,ALL0の充放電動作に は一定の時間が必要であり,特に制御装置のエントリ数が多くなるほど,ALL0 の充放電回路のゲート数も多くなり,ALL0信号の放電速度が低下する.従って ALL0信号により駆動されるRREN,RSEN,CWEN,RWENなどのEnable信 号も遅くなり,機構全体の速度に影響する.本装置が正しく動作できるクロッ クは次の式により表すことができる.

 $T_{clock} = T_{ml-pre} + T_{ALL0,search} + T_{ren,sen,wen} + T_{read,write}$

T_{clock} は動作クロック,*T_{ml-pre}* はマッチラインのプリチャージ時間,*T_{ALL0,search}* は ALL0 信号の充放電時間および CAM の検索時間(同時開始),*T_{ren,sen,wen}* は REN, SEN および WEN が駆動される時間,*T_{read,write}* は CAM および RAM のア クセス時間である.表6に,エントリ数が32,64,128,256,1024 の連想検索 装置が正常動作できるクロックを示す.256,1024 エントリの連想検索装置は, ALL0 充放電に長い時間が必要なために,メモリアクセス遅延も長いので,装置 全体の正常動作するクロックサイクル時間が長いことがわかる.従って32,64, 128 エントリの連想検索装置を再利用バッファブロックとして選択すれば,再利用率の低下というトレードオフを考慮しても,全体の性能向上を期待できる.

また, Vdd 電圧を 1.8V に設定した時, 全体装置が正常動作する時の平均電 流および平均消費電力を表7に示す.全体装置の面積は表8に示す.最近発表 された8コアで32スレッドを実行可能なプロセッサ UltraSpare T1は, 面積が 340mm², 消費電力が70W である.64エントリの再利用バッファを UltraSpare T1に搭載すると仮定すると, 面積が0.025%の増加, 消費電力が0.13%の増加 で済むことから, 今後, 本研究の成果がマルチコア型マイクプロセッサに対し て有効であることがわかった.

46

第7章 おわりに

本論文では,再利用および並列事前実行機構に必要となる再利用バッファの 高速化および動作時間の評価を行った.本手法では,汎用連想メモリを用いる 場合の問題点に対して,専用連想検索装置を設計することにより,再利用バッ ファを高速化した、汎用連想メモリのプライオリティエンコーダを省略し、指 定した書き込みデータが登録済であれば登録せず,未登録であれば空きエント リに対して高速に登録し,唯一のマッチラインがアサートされることを保証で きる.また,データ検索時の CAM からの読み出しを不要とすることで,従来 多くのサイクル数が必要であった登録及び検索動作を1サイクル内に実現でき, 再利用バッファの小型化,高速化および省電力化が可能となった.評価の結果, 64 エントリの連想検索装置がクロックサイクル時間 2.2ns で正常動作でき,こ れは設計に用いた0.18umの世代のクロックサイクル時間としては最適なもので ある.この時の再利用バッファの平均電流は52 mA で,平均消費電力は94mW であり,この64エントリの再利用バッファを8コアで32スレッドを実行可能 なプロセッサ UltraSparc T1 に搭載すると仮定すると,面積が0.025%,消費電 力が0.13%の増加で済むことから,本研究の成果が単一スレッドの高速実行を 可能とする電力効率のよい次世代マルチコア型マイクロプロセッサの構成方式 として有望であると言える.

謝辞

本研究の機会を与えてくださった富田眞治教授に深甚なる謝意を表します.また,本研究に関して適切なご指導を賜った中島康彦助教授,森眞一郎助教授,嶋 田創特任助手に心から感謝いたします.また,お世話になった富士通LSI事業 本部久保田勝久氏に心から感謝します.さらに,日頃からご助力頂いた京都大 学大学院情報学研究科通信情報システム専攻富田研究室の諸兄に心から感謝い たします.

参考文献

- Lipasti, M.H. and Shen, J.P.: Exceeding the Dataflow Limit via Value Prediction, 29th MICRO, pp.226-237 (1996).
- Wang, K. and Franklin, M.: Highly Accurate Data Value Prediction Using Hybrid Predictors, 30th MICRO, pp.281-290 (1997).
- [3] Collins , J.D. , Wang , H. , Thllsen , D.M. , Hughes , C. , Lee , Y. , Lavery , D. and Shen , J.P.: Speculative Precomputation: Long-range Prefetching of Delinquent Loads , 28th ISCA , pp.14-25 (2001).
- [4] Luk , C.: Tolerating Memory Latency through Software-Controlled Pre- Execution in Simultaneous Multithreading Processors , 28th ISCA , pp.40.51 (2001).
- [5] Collins, J.D., Tullsen, D.M., Wang, H. and Shen, J.P.: Dynamic Speculative Precomputation, 34th MICRO, pp.306-317 (2001).
- [6] Gopal, S., Vijaykumar, T.N., Smith, J.E. and Sohi, G.S.: Speculative Versioning Cache, 4th HPCA, pp.195-205 (1998).
- [7] Marcuello, P., González, A. and Tubella, J.: Speculative Multithreaded Processors, International Conference on Supercomputing (ICS), pp.77-84 (1998).
- [8] Marcuello, P., Tubella, J. and González, A.: Value Prediction for Speculative Multithreaded Architectures, 32nd MICRO, pp.230-237 (1999).
- [9] Oplinger, J.T., Heine, D.L. and Lam, M.S.: In Search of Speculative Thread-Level ParALLelism, 8th PACT, pp.303-313 (1999).
- [10] Codrescu, L., Wills, D.S. and Meindl, J.: Architecture of the Atlas Chip- Multiprocessor: DynamicALLy ParALLelizing Irregular Applications, IEEE Trans. Comput., Vol.50, No.1, pp.67-82 (2001).
- [11] Marcuello, P. and González, A.: Thread-Spawning Schemes for Speculative Multithreading, 8th HPCA, pp.55-64 (2002).
- [12] Sodani, A. and Sohi, G.S.: Dynamic Instruction Reuse, Proc. 24th ISCA, pp.194-205 (1997).
- [13] González, A., Tubella, J. and Molina, C.: Trace-Level Reuse, ICPP-1999, pp.30-37 (1999).

- [14] Costa, A.T., Fran, ca, F.M.G. and Filho, E.M.C.: The Dynamic Trace Memorization Reuse Technique, PACT, pp.92-99 (2000).
- [15] Huang, J. and Lilja, D.J.: Exploiting Basic Block Value Locality with Block Reuse, Proc, 5th HPCA, pp.106-114 (1999).
- [16] Connors, D.A. and Hwu, W.W.: Compiler-Directed Dynamic Computation Reuse: Rationale and Initial Results, 32nd MICRO (1999).
- [17] Connors, D.A., Hunter, H.C., Cheng, B. and Hwu, W.W.: Hardware Support for Dynamic Activation of Compiler-Directed Computation Reuse, 9th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pp.222-233 (2000).
- [18] Huang, J. and Lilja, D.J.: Exploring Sub-Block Value Reuse for Superscalar Processors, PACT (2000).
- [19] Alvarez, C., Corbal, J., Salam'i, E. and Valero, M.: On the Potential of Tolerant Region Reuse for Multimedia Applications, ICS '01 (2001).
- [20] Yang , J. and Gupta , R.: Load Redundancy Removalthrough Instruction Reuse , International Conference on ParALLel Processing (ICPP) , pp.61-68 (2000).
- [21] Onder, S, and Gupta, R.: Load and Store Reuse Using Register File Contents, ICS '01, pp.289-302 (2001).
- [22] Roth, A. and Sohi, G.S.: Register Integration: A Simple and Efficient Implementation of Squash Reuse, 33rd MICRO (2000).
- [23] Roth , A. and Sohi , G.S.: Speculative Data-Driven Multithreading , 7th HPCA , pp.37-50 (2001) .
- [24] Wu, Y., Chen, D. and Fang, J.: Better Exploration of Region-Level Value Locality with Integrated Computation Reuse and Value Prediction, 28th ISCA, pp.98-108 (2001).
- [25] Molina, C., González, A. and Tubella, J.: Trace-Level Speculative Multithreaded Architecture, International Conference on Computer Design (ICCD) '02 (2002).
- [26] MUSIC SEMICONDUCTORS Inc.: Feature Sheet: MOSAID Class-IC DC18288, 1.3 edition (2003).
- [27] 中島康彦,津邑公暁,五島正裕,森眞一郎,富田眞治:動的命令解析に基

づく多重再利用および並列事前実行,情報処理学会論文誌コンピューティングシステム, Vol.44, No.SIG10(ACS2), pp.1-16(2003).

- [28] 津邑公暁,中島康彦,五島正裕,森眞一郎,富田眞治:並列事前実行機構 における主記憶値テストの高速化,情報処理学会論文誌コンピューティン グシステム, Vol.44, No.SIG10(ACS4), pp.31-42 (2004).
- [29] 高洪波,李森,中島康彦,嶋田創,森眞一郎,富田眞治:並列事前実行にお ける再利用バッファの高速化,情報処理学会研究報告,Vol.2005-ARC-165, pp.27-32 (2005).
- [30] 高洪波,李森,中島康彦,嶋田創,森眞一郎,富田眞治:並列事前実行に おける連想検索装置の設計,平成17年度情報処理学会関西支部大会講演 論文集,pp.183-186(2005).
- [31] 李森,高洪波,中島康彦,富田眞治:区間再利用バッファの分割とその高速 化,平成17年度情報処理学会関西支部大会講演論文集,pp.181-182(2005).